四位元快闪式类比数位转换器-ctu.edu.tw.PDFVIP

四位元快閃式類比數位轉換器 4 - B i t f lash analog-to-digital converter 呂輝宗 謝明周 蔡佩娟徐桂森 林坤緯 建國科技大學電子工程所 朝陽科技大學資訊工系 htlu@ctu.edu.tw kwlin@cyut.edu.tw 摘要 位。 我們成功以TSMC0.35um2P4M製程技術設計 2. 架構說明 一個遲滯(Hysteresis) 比較器的 4-bit 1GS/s快閃式類 比數位轉換器。本論文的4-bit快閃式類比數位轉換 四位元快閃式類比數位轉換器之總架構 ， 器，其工作電壓區間為 0.9至2.2伏特，取樣率為 如圖所示1 ，其電路中包含電阻陣列(Resistive 1GHz ，消耗功率為5.158 mW之四位元快閃式 Array) 、比較器陣列(Comparator Array)及溫度計碼 類比數位轉換器，整體電路佈局面積為含( PAD) (Thermometer Code) 、編碼器(Encode) 等。 2 1.445×1.393mm 。 2.1 電路整體動作 電路結構利用電阻陣列產生了參考電位，再將 其參考電位輸入比較器中與輸入的電位比較，而所 由電阻陣列 (Resistive Array)產生參考電位 得到溫度計碼 (Thermometer Code)的值經由前置編 後，輸入至比較器陣列 (Comparator Array)與輸入訊 碼電路 (1-out-of-N) 與後置編碼電路(Binary Code) 號電位 (In)做比較 ，比較器陣列輸出值 經由溫度計 編碼後輸出。 碼 (Thermometer Code)轉換成 1-out-of-N電路進行 泡沫，由 1-out-of-N轉換成二進制碼 (Binary Code)[2] 而我們所使用的泡沫錯誤更正法就會拖慢系 並輸出至緩衝級 ，最後得到數位輸出碼。 統處理速度跟增加面積，在未來我們將採用新的泡 沫編碼。 而比較器的多寡，取決於位元數，假使有n bit 2N 1 則就需要 的比較器。以本文為例，此論文設 關鍵詞 ：Hysteresis, Thermometer Code 。 4 計於電路 4-bit Flash ADC ，則需要 十五顆比較 2 1 器。 1. 前言 Resistive Array 快閃式類 比數位轉換器 (Flash Analog-to - In Digital Converter; Flash ADC)是將類比轉為數位過 程中同時轉換並且完成，而並