微机原理及接口技术(朱红)第5章 存储器.ppt

* * PentiumII有2级Cache，L1为32kB(指令和数据Cache16kB)，L2为512kB。 Pentium II的L2 Cache 与CPU通过专用64位高速缓存总线相联，与其它元器件共同被组装在同一基板上。 PentiumIII具有32kB非锁定L1 Cache和512kB非锁定L2 Cache。L2可扩充到1～2MB，具有更合理的内存管理，可以对大于L2缓存的数据块进行处理，使CPU、Cache和主存存取更趋合理，提高了系统整体性能。对于可缓存的内容，PIII通过预先读取期望的数据到高速缓存里来提高速度和命中率，减少了存取时间。 为进一步发挥Cache的作用，PentiumIII处理器中新增加了一组缓存控制指令。缓存控制指令有两类。一类是数据预存取(Prefetch)指令，能够增加从主存到缓存的数据流；另一类是内存流优化处理(Memory Streaming)指令，能够增加从处理器到主存的数据流。 5.5.5 PIII中采用的Cache技术 * * 2．存储器芯片的字扩充 存储系统常需利用多个存储芯片扩充容量，也就是扩充了主存储器地址范围 这种扩充简称为“地址扩充”或“字扩充” 进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现 * * 例: 用2K×8的2716存储器芯片组成8K×8的存储器系统。 由于每个芯片的字长为8位，满足存储器系统的字长要求。但每个芯片容量为2KB，故需用4片2716进行字扩充。 00 01 10 11 0000H -07FFH 0800H -0FFFH 1000H -17FFH 1800H -1FFFH 芯片的地址引脚直接接CPU的低位地址引脚 输出允许与CPU的RD接 数据输出与CPU的数据引脚连接 CPU的高位地址经译码接片选 M/IO接译码器片选 * * 地 址 码 A15 … A13 A12 A11 A10 A9 … A0 地址范围 芯片编号 0 … 0 0 0 0 0 … 0 ┇ 0 … 0 0 0 1 1 … 1 0000H ┇ 07FFH 2716-1 0 … 0 0 1 0 0 … 0 ┇ 0 … 0 0 1 1 1 … 1 0800H ┇ 0FFFH 2716-2 0 … 0 1 0 0 0 … 0 ┇ 0 … 0 1 0 1 1 … 1 1000H ┇ 17FFH 2716-3 0 … 0 1 1 0 0 … 0 ┇ 0 … 0 1 1 1 1 … 1 1800H ┇ 1FFFH 2716-4 根据硬件连线图存储器的地址分配范围如下： 3．同时进行位扩充与字扩充 在有些情况下，存储器芯片的字长和容量均不符合存储器系统的要求，需要用多片存储器芯片同时进行位扩充和字扩充，以满足系统的要求。(P177 例题5.7) 例3 用1K×4的2114芯片组成2K×8的存储器系统。 例: 一个存储器系统包括2KRAM和8KROM，分别用1K×4的2114芯片和2K×8的2716芯片组成。要求ROM的地址从1000H开始，RAM的地址从3000H开始。试完成硬件连线及相应的地址分配表。 010 011 100 101 110 110 111 1000H-17FFH 1800H-1FFFH 2000H-27FFH 2800H-2FFFH 3000H-33FFH 3800H-3BFFH 1． 设计 一个存储器系统，CPU为8088，RAM为16K ，ROM为2K ；地址从4000H开始，ROM在高位地址，RAM在低位地址， 现有两种芯片：2K×8的EPROM芯片2716和8K×8的静态RAM芯片 6264。 ⑴ 画出硬件连接图 ⑵ 写出各芯片的地址范围。 * * 　　目前计算机使用的内存主要为动态RAM