2015年全国大学生电子设计大赛f题技术报告.pdfVIP

2015 年全国大学生电子设计竞赛 数字频率计 （F 题） 【本科组】 2015 年8 月12 日 摘 要 本设计是基于FPGA 的数字频率计，利用Verilog 硬件描述语言设计实现 了频率计内部功能模块，在软件平台Quartus 上完成逻辑仿真。前端信号输入 调理采用宽带放大器AD8099 对微弱信号进行放大，经过高速比较器TLV3501 整形后变成大小，波形都适合FPGA 直接处理的信号。STM32 单片机与 FPGA 之间依照时序的变化传送控制、状态，数据信息，CPU 从FPGA 读取计 数值，根据按键选择模块的设定，确定要测量的信号参数类型，包括频率/周 期、时间间隔、占空比等，再经过进一步运算处理，输出到OLED 显示。 测量频率的方法为等精度测量法，相比直接测频法和测周法其精度更高， 测量范围更广，能够满足题目中1Hz 到100MHz 频率范围的要求，精度也高于 0.01%，整个系统实时性好，灵活性高，功耗小，较好地达到了设计要求。 关键字：FPGA 频率计 等精度测量 Verilog II 目录 目录 III 1 系统方案 4 1.1 信号放大整形模块的论证与选择4 1.2 频率/周期测量模块的论证与选择4 1.3 单片机控制及显示模块的论证与选择5 2 系统理论分析与计算 5 2.1 前置放大整形电路的分析5 2.2 各被测参数测量方法的分析6 2.2.1 信号频率/周期测量的分析6 2.2.2 同频率方波时间间隔测量的分析6 2.2.3 矩形波占空比的分析6 2.3 提高仪器灵敏度措施的分析7 3 电路与程序设计 7 3.1 电路的设计7 3.1.1 系统总体框图7 3.1.2 信号整形子系统框图 8 3.1.3 信号参数测量子系统框图 8 3.1.4 单片机控制及显示子系统框图9 3.1.5 电源9 3.2 程序的设计9 3.2.1 程序功能描述与设计思路9 3.2.2 程序流程图9 4 测试方案与测试结果 10 4.1 测试方案 10 4.2 测试条件与仪器 11 4.3 测试结果及分析 11 4.3.1 测试结果(数据) 11 4.3.2 测试分析与结论 12 5 总结心得 12 6 参考文献 13 附录1：电路原理图 13 附录2：信号放大整形电路输出波形 14 附录3：STM32 部分源程序 15 III 数字频率计 （F 题） 【本科组】 1 系统方案 本系统主要由如下三部分组成：信号整形、信号参数测量、单片机控制及显示。其中， 信号参数测量又可细分为频率/周期测量，时间间隔测量，占空比测量等模块，下面分别 论证这几个子系统的选择。 1.1 信号放大整形模块的论证与选择 方案一：采用分立元件实现前置放大整形功能，用两只三极管对信号放大后送入反 相器整形。设计电路详见附录图6.1.1，通过仿真发现当被测信号幅度较小，频率较高 时所得到的波形品质较差，而频率超过50MHz 时输出信号完全无法满足要求。另外，此 方案需要大量采用分立元件，系统设计复杂，调试困难，尤其是增益的定量调节很难， 而且，稳定性差，容易自激震荡也是该电路另外一个缺点。 方案二：AD811 同比例放大电路放大小信号，大信号直接输入比较器，由于AD811 带