ch6组合逻辑电路之设计及应用.ppt

  1. 1、本文档共58页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
二器解器介所器乃是我所熟悉的成合路理的二位路亦即器之路其功能恰解器相反主要由成通常器具有入出如下所示入端受出端之合限制其目矩器然成的路器少但有路上所用的方式成的路可用然可以向商但若量不大就不划算了因此可以自的矩器目先器一具最高先的入任其他入是否被其出均能使最高先之入被具有功能的器先器目一多工器位系中常需要多不同的入信中取一而接到出端上能由多入信中一由出端送出的路多工器又料器通常具有入以及出如下所示多工器及解多工器目目多工器除具有料之功能外可以布林代多工器有可用以表示的布林代其中接到剩下的依化以本

二、編碼器 解碼器簡介 所謂編碼器(Encoder),乃是將我們所熟悉習慣的數碼,轉換成適合電路處理的二進位數碼電路,亦即「編機器碼」之電路,其功能恰與解碼器相反,主要由 OR 閘組成,通常編碼器具有 n 條輸入線、m 條輸出線,如下圖所示,輸入端受輸出端之組合限制,其關係為 n ≦ 2m。 節目錄 矩陣編碼器 雖然現成的積體電路編碼器種類少,但有時線路上所用的編碼方式並無現成的積體電路可用。當然,可以向廠商訂製,但若數量不大就不划算了。因此可以自製簡單的矩陣編碼器(Matrix Encoder)。 節目錄 優先編碼器 當一個具最高優先權的輸入線為觸發狀態,則任憑其他輸入線是否為被觸發狀態,其輸出均能使最高優先權之輸入線被編碼,具有這種功能的編碼器,稱為優先編碼器(Priority Encoder)。 節目錄 一、多工器   數位系統中,常需要將許多不同的輸入信號中,選取單一個而連接到輸出端上,這種能由多組輸入信號中,選擇一組由輸出端送出的邏輯電路,稱為多工器(Multiplexer,簡寫為 MUX),又稱資料選擇器(Data Selector),通常具有 n 條選擇線, 2n 條輸入線,以及 1 條輸出線,如下圖所示。 ………………………………………………………………………….… 6-5 多工器及解多工器 節目錄 節目錄 多工器除具有資料選擇之功能外,還可以實現布林代數,2n–1線對1線多工器,有 n – 1條選擇線,可用以表示n個變數的布林代數,其中n – 1個變數接到選擇線,剩下的1個變數依狀態變化以0、1、變數本身、變數之反相等,接至各輸入線即可。 節目錄 故多工器用來實現布林代數,除了多工器本身外,只需再加上一個NOT閘,以下說明以C變數當輸入,利用多工器完成F=f(A,B,C)=Σ(1,3,5,6)功能為例其實現布林代數之步驟: 利用卡諾圖,求布林代數之「1」集合,即F=f(A,B,C)=Σ(1,3,5,6)。 n變數布林代數,使用2n–1線對1線之多工器,故3變數布林代數使用23-1:1,及4:1多工器。 節目錄 利用執行表,求I0~I2n–1–1的輸入變數函數,如下圖所示: (1)觀察每一垂直欄,其中有兩最小項都沒加 圈者,就在最底下一列加入對應之多工 器的輸入端為「0」。 節目錄 (2)觀察每一垂直欄,其中有兩最小項都加圈 者,就在最底下一列加入對應之多工器 的輸入端為「1」。 (3)如果在垂直欄中之最底端的最小項加圈 時,就在最底下一列加入對應之多工器 的輸入端為「變數本身」,故I0 、I1 、I2 端均輸入C。 節目錄 節目錄 (4)如果在垂直欄中之最頂端的最小項加圈 時,就在最底下一列加入對應之多工器 的輸入端為「變數之反相」,故I3端輸入 C。 4.繪電路圖 二、解多工器   多工器能夠從多組信號中, 選擇其中的一組做為輸出, 而解多工器(Demultiplexer,簡寫為 DMUX)的功能剛好相反,可將一組信號傳送至多組輸出端中的其中一組,又稱資料分配器(Data Distributor),具有 n 條選擇線、1 條輸入線及 2n 條輸出線,如下圖所示。 節目錄 節目錄 1. 二進位比較器簡介 二進位比較器(Binary Comparators)基本的功能是比較兩個數值是否相等,最簡單者為一位元比較器,只需要一個互斥或閘即可,然而基於需求,亦發展出具有較多功能的比較器,除了可以比較兩個數值是否相等,甚至可以在不相等情況下,判別出哪一個數值較大,哪一個數值較小。 ………………………………………………………………………….… 6-6 二進位比較器 節目錄 2. 7485比較器IC   7485 為四位元比較器,其方塊圖如下圖 所示,輸入端共有兩組,其中一組為兩個比較的數值 A(A3、A2、A1、A0)與 B(B3、B2、B1、B0),另一組為串級輸入,則是用來擴展成更多位元的比較器,輸出端則是比較的結果,分別為 AB、A=B、AB。 節目錄 1. PLD定義   設計邏輯數位電路的傳統方法,是將簡化的布林代數式,使用基本邏輯閘IC 設計完成。雖然方便,然而當電路愈複雜時,必須使用愈多的 IC 來完成,造成電路體積龐大,組裝費時且不容易檢修。若電路設計有保密的必要時,也無法提供保密。基於上述考量,可以選擇使用可程式邏輯元件(Programmable Logic Device;簡稱 PLD),來設計邏輯數位電路。 …………………………………

文档评论(0)

wangsux + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档