硬件工程师常见错误思维解析.pdfVIP

硬件工程师常见错误思维解析 是人就会犯错，何况是工程师呢？虽然斗转星移，工程师们却经常犯同样的错误！下面，就 请各位对号入座，看看自己有没有中招。 这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K吧 点评：市场上不存在5K 的阻值，最接近的是 4.99K （精度1%），其次是5.1K （精度5%）， 其成本分别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有1、1.5、2.2、 3. 3、4.7、6.8几个类别 （含10的整数倍）；类似地，20%精度的电容也只有以上几种值，如 果选了其它的值就必须使用更高的精度，成本就翻了几倍，却不能带来任何好处。 这部分电路只要按照软件设计，就不会有问题 点评：硬件上很多电气特性直接受软件控制，但软件是经常发生意外的，程序跑飞了之后无 法预料会有什么操作。设计者应确保不论软件做什么样的操作，硬件都不应在短时间内发生 永久性损坏。 这点逻辑用74XX 的门电路搭也行，但太土，还是用CPLD 吧，显得高档多了。 74XX的门电路只几毛钱，而CPLD至少也得几十块。成本提高了N倍不说，还给生产、文档 等工作增添数倍的工作。 这板子的PCB设计要求不高，就用细一点的线，自动布吧 点评：自动布线必然要占用更大的PCB面积，同时产生比手动布线多好多倍的过孔，在批量 很大的产品中，PCB厂家降价所考虑的因素除了商务因素外，就是线宽和过孔数量，它们分 别影响到PCB 的成品率和钻头的消耗数量，节约了供应商的成本，也就给降价找到了理由。 我们这系统是220V供电，就不用在乎功耗问题了 点评：低功耗设计并不仅仅是为了省电，更多的好处在于降低了电源模块及散热系统的成本、 由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低，器件寿命则相应 延长 （半导体器件的工作温度每提高10度，寿命则缩短一半） 这些总线信号都用电阻拉一下，感觉放心些 点评：信号需要上下拉的原因很多，但也不是个个都要拉。上下拉电阻拉一个单纯的输入信 号，电流也就几十微安以下，但拉一个被驱动了的信号，其电流将达毫安级，现在的系统常 常是地址数据各32位，可能还有244/245隔离后的总线及其它信号，都上拉的话，几瓦的 功耗就耗在这些电阻上了 （不要用8毛钱一度电 的观念来对待这几瓦的功耗）。 CPU和FPGA 的这些不用的I/O 口怎么处理呢？先让它空着吧，以后再说 点评：不用的I/O 口如果悬空的话，受外界的一点点干扰就可能成为反复振荡的输入信号了， 而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话，每个引脚也会有微安 级的电流，所以最好的办法是设成输出 （当然外面不能接其它有驱动的信号） 这款FPGA还剩这么多门用不完，可尽情发挥吧 点评：FGPA 的功耗与被使用的触发器数量及其翻转次数成正比，所以同一型号的FPGA在不 同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗 的根本方法。 这些小芯片的功耗都很低，不用考虑 点评：对于内部不太复杂的芯片功耗是很难确定的，它主要由引脚上的电流确定，一个 ABT16244，没有负载的话耗电大概不到1毫安，但它的指标是每个脚可 驱动60毫安的负载 （如匹配几十欧姆的电阻），即满负荷的功耗最大可达60*16 960mA，当然只是电源电流这 么大，热量都落到负载身上了。 存储器有这么多控制信号，我这块板子只需要用OE和WE信号就可以了，片选就接地吧， 这样读操作时数据出来得快多了。 点评：大部分存储器的功耗在片选有效时 （不论OE和WE如何）将比片选无效时大100倍以 上，所以应尽可能使用CS来控制芯片，并且在满足其它要求的情况下尽可能缩短片选脉冲 的宽度。 这些信号怎么都有过冲啊？只要匹配得好，就可消除了 点评：除了少数特定信号外 （如100BASE-T、CML），都是有过冲的，只要不是很大，并不