第三章存储器及存储系统 - 找源代码.ppt

第三章 存储器及存储系统 用1K × 4b芯片组织4K × 8b存储器示意图。 4K × 8b／ 1K × 4b＝4 ×2＝8片 3．字、位同时扩展 1.?例：某8位机采用单总线结构，地址总线16根（A15—A0，A0为低位），数据总线8根（D7—D0），控制总线中与主存有关的有MREQ（允许访存，低电平有效），R / W（高电平为读命令，低电平为写命令）。 主存地址空间分配如下：0——8191为系统程序区，由只读存贮器芯片组成。8192——32767为用户程序区；最后（最大地址）2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存贮器芯片： ROM：8K×8位（控制端仅有——CS） RAM（静态）：16K×1位，2K×8位，4K×8位，8K×8位 请从上述芯片中选择适当芯片设计该计算机主存贮器，画出主存贮器逻辑框图。注意画选片逻辑（可选用门电路及3：8译码器74LS138），与CPU的连接，说明选哪些存贮器芯片，选多少片？ 1. 解：主存地址空间分布如图所示： 根据给定条件，选用 ROM：8K×8位芯片1片。 RAM：8K×8位芯片3片。2K × 8位芯片1片 3：8译码器仅用Y0，Y1，Y2，Y3和Y 7输出端，且对最后的 2K×8位选片还需加门电路译码． 3.4.2 高速缓冲存储器 1．Cache的功能与基本原理 2．Cache存储器的地址映象 （1）直接映象方式 2．Cache存储器的地址映象 （2）全相联映象方式 全相联映像方式允许主存中的每一个页面映像到Cache的任何一个页面位置上，也允许采用任何替换算法从已占满的Cache中替换出任何一个旧页面。虽然这种映像方式非常灵活，但由于速度太慢且成本太高而无法实用。 2．Cache存储器的地址映象 （3）组相联映象方式 组相联映像，它是直接映像与全相联映像的折中方案。它将把Cache存储器分为若干个组，每组包含若干个页面。组间采用直接映像，而组内的页面则采用全相联映像。 3．替换策略 LRU策略选择CPU最近最少访问的页作为被替换的页。它建立在非常合理的假设之上，即当前最少使用的页很可能也是未来最少被访问的页，从而避免了FIFO的缺点，但是LRU实现起来比较复杂。要实现LRU，需要对快存中的每一页都要引入一个称为年龄计数器的硬件或软件计数器。每当访问一个页时，它的年龄计数器加上一个预先确定的正数，在固定的时间间隔之后，所有页的年龄计数器都减去一个固定的数，这样，任一时刻最少使用的页是它的年龄计数器中数值最小的页。 3.4.3 多体交叉存储器像 1．多体交叉存储的基本结构 2． 多体交叉存储的基本原理 设内存的读写周期为1μs，CPU的读写周期为0.25μs。通常CPU从内存读出一个字的时间为1μs 。 采用多体交叉方法时： CPU在第一个周期（0.25μs）向M0发读命令。 CPU在第二个周期（0.25μs）向M1发读命令。 CPU在第三个周期（0.25μs）向M2发读命令。 CPU在第四个周期（0.25μs）向M3发读命令。 CPU在第五个周期（0.25μs）从M0读数据，并发读命令。 CPU在第六个周期（0.25μs）从M1读数据，并发读命令。 CPU在第七个周期（0.25μs）从M2读数据，并发读命令。 CPU在第八个周期（0.25μs）从M3读数据，并发读命令。 CPU在第九个周期（0.25μs）从M0读数据，并发读命令。 依此类推。 3.4.4 虚拟存储器 1．虚拟存储器的基本概念 （1）什么叫虚拟存储器（Virtual Memory） 虚拟存储器是建立在主存～辅存物理结构基础之上，由附加硬件装置以及操作系统存储管理软件组成的一种存储体系，它把主存和辅存的地址空间统一编址，形成一个庞大的存储空间。 (2）虚地址和实地址 虚拟存储器的辅存部分也能让用户象内存一样使用，用户编程时指令地址允许涉及到辅存的空间范围，这种指令地址称为“虚地址”（即虚拟地址），或叫“逻辑地址”。 虚拟存储器的用户程序以虚地址编址并存放在辅存里，程序运行时CPU以虚地址访问主存，由辅助硬件找出虚地址和物理地址的对应关系 (3）虚拟存储器和Cache存储器 (A) Cache存储器采用与CPU速度匹配的快速存储元件来弥补主存和CPU之间的速度差距，而虚拟存储器的主要功能是弥补了主存和辅存之间的容量差距。 (B)两个存储体系均以信息块作为存储层次之间基本信息的传递单位，Cache存储器每次传递是定长的的信息块，长度只有几十字节，而虚拟存储器信息块划分方案很多，有页、段等等，长度均在几百B~几百KB左右。 (C)CPU访问