原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
哈工大高级电工电子实验报告概要1
Harbin Institute of Technology
课程报告
课程名称： 高级电子技术综合实验
院 系：
报 告 者：
学 号：
时 间： 2016-6-3
哈尔滨工业大学
实验一 basys2学习板的简单应用
一、实验目的
1.熟悉使用basys2学习板，了解FPGA的相关知识
2.熟悉ISE软件的应用
3.使用basys2实现四人表决器的功能
二、实验步骤
1.将板子与PC相连
2.将写好的程序烧录板子中
3.波动板子上的开关，进行实验验证
三、相关代码
// Verilog test fixture created from schematic D:\Xilinx\13.4\example\test5.26\test5.sch - Thu May 26 10:16:03 2016
`timescale 1ns / 1ps
module test5_test5_sch_tb();
// Inputs
reg A;
reg C;
reg B;
reg D;
// Output
wire F;
// Bidirs
// Instantiate the UUT
test5 UUT (
.A(A),
.C(C),
.B(B),
.D(D),
.F(F)
);
// Initialize Inputs
// `ifdef auto_init
initial begin
A = 0;
C = 0;
B = 0;
D = 0;
#100;
A = 0;
C = 0;
B = 0;
D = 1;
#100;
A = 0;
C = 0;
B = 1;
D = 0;
#100;
A = 0;
C = 0;
B = 1;
D = 1;
#100;
A = 0;
C = 1;
B = 0;
D = 0;
#100;
A = 0;
C = 1;
B = 0;
D = 1;
#100;
A = 0;
C = 1;
B = 1;
D = 0;
#100;
A = 0;
C = 1;
B = 1;
D = 1;
#100;
A = 1;
C = 0;
B = 0;
D = 0;
#100;
A = 1;
C = 0;
B = 0;
D = 1;
#100;
A = 1;
C = 0;
B = 1;
D = 0;
#100;
A = 1;
C = 0;
B = 1;
D = 1;
#100;
A = 1;
C = 1;
B = 0;
D = 0;
#100;
A = 1;
C = 1;
B = 0;
D = 1;
#100;
A = 1;
C = 1;
B = 1;
D = 0;
#100;
A = 1;
C = 1;
B = 1;
D = 1;
#100;
end
// `endif
endmodule
四、实验现象
A按下，BCD三个当中至少有一个也按下时，灯亮；A不按下，BCD都按下
文档评论（0）