计算机组成原理(华科).ppt

一、 输入输出系统功能与组成 c) DMA与CPU交替使用内存 将CPU周期分为两部分，一部分用于CPU访问内存，另一 部分用于MDA ?没有总线使用权的申请和移交，效率高 ?缺点：控制器复杂 ，当DMA传输数据的量不大，且速率慢时， 系统的效率较低 5、DMA控制器的基本组成 ?内存地址计数器： 存放交换数据的首地址，DMA传送之前设置。交换一个数据，地址加1 ?字计数器： 记录待传送数据块的长度，DMA传送之前设置。具体值取待传送字节 数负数的补码 ，每传送一个字加1，当产生进位时表示传送完毕， 产生中断信号，通知CPU本次DMA操作完毕。 [-15]原 = 11111 [-15]补 = 10001 10001+ 01111= 1 00000 ?数据缓冲寄存器： 用于存放每次传送的数据 ?DMA请求标志 用于登记外设的DMA请求，并由CPU的DMA响应复位 ?控制/状态逻辑 修改内存地址计数器和字计数器，指定传送类型(后面介绍)，并对DMA请求和DMA响应信号进行同步 ?中断机构 用于产生通知CPU收回总线控制权的控制信号，由字计数器的溢出信号置位，此中断是为了告诉CPU一组数据传送结束，而中断方式中的中断则是为了数据的输入、输出或故障处理。 topolgy topolgy 6、 DMA控制器的流程 DMA数据传送过程分为三个阶段： ?预处理阶段 由CPU执行初始化程序，完成对外设的测试，送DMA设备地址并启动设备、设置内存地址计数器和字计数器 ?数据传送阶段 DMA操作结束 ?传送后处理 当DMA的中断请求被CPU响应后，CPU调用相应的中断服务子程序，完成下列工作： a)检验通过DMA方式送入内存的数据是否正确； b)决定继续使用DMA方式传递数据还是结束传送； c)测试数据在传送过程中是否发生错误。 7、选择型和多路型DMA控制器 前面介绍的DMA控制器，一个控制器只能控制一个I/O设备，当需 要一个DMA控制器控制多个I/O设备时，就要采用选择型或多路型 DMA控制器。 a)选择型DMA控制器 ?物理上连接多个设备，但同时只能为一个设备服务 ?基本原理同前面只控制一个设备的DMA控制器，为了区别不同的外围设备，增加了设备号寄存器 ?适用场合： 适合特别高速的I/O设备，以便能轮流为多个外围设备服务 b)多路型DMA控制器 8 计算机系统中的DMA控制器应用 硬盘数据传输、软盘数据传输、网卡等。 ?同时可以为多个物理设备服务 ?多个I/O设备以字节交换方式同时通过DMA控制器交换数据 ?适合于慢速的外围设备 topolgy topolgy 8、DMA与程序中断的区别 (1)中断方式通过程序进行数据传输，而DMA方式不使用程序， 直接靠硬件来实现。 (2)CPU对中断的响应是在一条指令执行完毕后，而对采用周期 挪用方式DMA而言，其响应则可以在指令执行的过程中的任何 两个存储周期之间 。 (3)中断方式不仅具有数据传送能力，而且还能处理异常事件， DMA只能进行数据传送。 (4)中断方式必须切换程序，要进行CPU现场的保护和恢复， DMA仅挪用一个存储周期，不改变CPU的现场。 (5)DMA请求的优先权比中断请求高，CPU优先响应DMA请求， 是为了避免DMA所连接的高速外设丢失数据 五、通道方式 ?通道的出现进一步提高了CPU的效率。因为通道具有专用的指令和 程序用于数据的输入和输出控制，对于具有通道的计算机，当遇到 输入、输出操作时，CPU将这部分功能给通道处理。 ?通道的基本功能是执行通道指令，组织外设和内存进行数据传输， 按I/O指令要求启动外设，向CPU报告中断等，具体为： 1、通道的结构 ?如图所示的计算机(IBM4300)系统具有两种类型的总线： a.存储总线：负责通道与内存、CPU与内存之间数据传输 b 通道总线(I/O总线)：负责外设与通道之间的数据传输。 ?I/O系统的四级连接： CPU和内存 ----- 通道 -------- 设备控制器 ----外围设备 标准接口 专用接口 ?存储管理部件： 控制CPU与多个通道对内存的访问。通道的优先级高于CPU的优先级。 ?根据CPU的要求，组织设备与系统的连接； ?通过通道控制器向设备发出操作控制命令； ?指出数据在设备中和在内存中的位置； ?检查设备和设备控制器的状态，并向CPU反馈设备及控制器的状 态信息； ?进行必要的数据格式转换。 2、通道的功能 例 1 单级中断的响应优级和处理优先级 ?响应优先级别由外围设备的物理连接确定： A ? B ? C ?处理优先级： 由于同级中断不允许嵌套，因此处理优先级同响应优先级 图示如下： ?响应优先级：A、B、C ?处理优先级：A、B、C ?