计算机组成原理第3章.ppt

虚拟存储器 4、电可擦除可编程ROM(E2PROM) *特征：用户可多次修改信息(电写入、电擦除)； *存储元状态：用浮栅隧道氧 化层MOS管(即Flotox管)的浮栅 是/否带电荷表示“1”/“0”； N 基体 P S D GC SiO2 P D S GC 5、闪速存储器(FLASH) *特征：用户可多次修改信息(电写入、电擦除)； *存储元状态：与叠栅EPROM类似，但氧化层更薄 D S P基体 N S D GC SiO2 N GC 操作速度更快 §3.3 主存储器 一、主存储器的组成 *主存储器相关概念： 主存容量=主存单元长度×主存单元个数 实际配置的主存 bw-1 … b0 …… … 主存地址空间 主存单元长度 … … 0…00…0 0…01…1 0…10…0 1…11…1 …… … …… … 主存地址长度 An-1 A0 计算机结构设计时确定的参数 软硬件遵守此约定 (如CPU引脚数量等) *应用对主存空间的需求： 系统程序区(如机器启动时的BIOS) 用户程序区(如机器启动后的OS等) bx … b0 0…0 1…1 … …… … 主存地址空间 需求—只读、非易失性 需求—读写 *主存储器的组成： ①由ROM、RAM芯片组成的特定存储字长的存储器； ②ROM空间大小固定、RAM空间大小可选配(≤最大空间) 静态程序区 (大小固定) 动态程序区 (大小可选) SRAM 或 DRAM ROM 主存单元长度 (特定值) CPU按此设置引脚 二、主存储器的逻辑设计 存储器容量=存储字长×存储字数 =存储单元长度×存储单元个数 *主存逻辑设计：使用ROM、SRAM或DRAM芯片进行容量扩展，实现主存单元长度和主存单元个数。 *存储器容量扩展方法：位扩展法、字扩展法、字位扩展法 1、位扩展法 (又称并联扩展) *目的：扩展存储器的存储字长 *芯片连接特征： 各芯片数据引脚连接不同，其余引脚连接相同 例1—用1K×1位SRAM芯片构成1K×4位存储模块 A9 A0 D3~D0 WE 1K×1b SRAM … CS 1K×1b SRAM 1K×1b SRAM 1K×1b SRAM … … … … … … 1K×1b …… …… …… 1K×1b … bit3 … bit0 0000000000 0000000001 1111111111 2、字扩展法 (又称串联扩展) *目的：扩展存储器的存储字数 例2—用1K×4位SRAM芯片构成2K×4位存储模块 解：①芯片数量— ②各芯片地址范围—存储模块有log2(2K)=11位地址， 共需(2K×4b)÷(1K×4b)=2片； A9 A0 D3~D0 WE 1K×4b SRAM(0#) … CS A10 1K×4b SRAM(1#) … … … … b3 … b0 1K×4b (1#) 00000000000(000H) …… 01111111111(3FFH) 10000000000(400H) …… 11111111111(7FFH) 1K×4b (0#) 各芯片片选有效逻辑—0#、1#芯片分别为A10=0、A10=1 练习1—用1M×4位SRAM芯片构成4M×4位存储模块 CS A21 A20 2:4 译码器 1M×4(0#) 1M×4(1#) 1M×4(2#) 1M×4(3#) Y0 Y3 GE B A 3、字位扩展法 *目的：同时扩展存储器的存储字长和存储字数 例3—用1K×4位SRAM芯片构成2K×8位存储模块 解：①芯片数量— 共需(2K×8b)÷(1K×4b)=4片； A10=1 A10=0 片选有效逻辑 2#、3# 0#、1# 芯片 b7 ～ b4 1# 1K×4b b3 ～ b0 0# 1K×4b 3# 1K×4b 2# 1K×4b 00000000000(000H) … 01111111111(3FFH) 10000000000(400H) … 11111111111(7FFH) A10 D3～D0 A9～A0 D7～D4 WE 1K×4b SRAM(0#) CS 1K×4b SRAM(1#) 1K×4b SRAM(2#) 1K×4b SRAM(3#) ③连接图— ②各芯片地址范围—存储模块有log2(2K)=11位地址， 练习2—用1K×4位SRAM芯片构成4K×8位存储模块 例4—用1K