计算机组成第4章.ppt

浮点运算的基本思想 5．溢出检查 首先，考察一下浮点机器数在数轴上的分布情况，如图所示: 在图中，“可表示的负浮点数”区域和“可表示的正数区域”及0，是机器可表示的数据区域；上溢区（包括负上溢和正上溢）是数据绝对值太大，机器无法表示的区域；下溢区（包括负下溢和正下溢）是数据绝对值太小，机器无法表示的区域。 若运算结果落在上溢区，就产生了溢出错误，使得结果不能被正确表示，要停止机器运行，进行溢出处理。若运算结果落在下溢区，也不能正确表示之，机器当0处理，称为机器零。? 浮点数的溢出是以其阶码溢出表现出来的。在加减运算过程中要检查是否产生了溢出：若阶码正常，加减运算正常结束；若阶码溢出，则要进行相应处理：若阶码下溢，要置运算结果为浮点形式的机器0；若阶码上溢，则置溢出标志。 【例】设两浮点数x＝0.100110×23，y＝-0.100111×25，求x+y。 解：假设两数在计算机中以补码表示，并采用双符号位，即 [x]补＝00,01l;00.100110 [y]补＝00,101;11.011001 1)对阶 先求阶差： [△j] 补=[ jx]补－ [jy]补=[ jx]补+[－jy]补=00,01l+11,011=11,110 所以 △j =-2 表示x的阶码比y的阶码小2，因此将x的尾数右移两位。 右移一位，得[x]补＝00,100;00.010011（0） 再右移一位，得[x]补＝00,101;00.001001（10） 至此，两数的阶码相等，表示对阶完毕。 返回本节 2)尾数求和 对阶后，可进行尾数求和，即将两数尾数相加。 [x]补＝00,101;00.001001（10） [y]补＝00,101;11.011001 求和 00.001001(10) +11.011001 =11.100010(10) 3)规格化 由于尾数运算结果的符号位与最高数值为同号，需左规。 左规后得 [x+y]补＝00,100;11.000101(0) 4)舍入 采取“0舍1入”法，得到 [x+y]补＝00,100;11.000101 5)判溢出 阶码符号位为00，无溢出，故得最终结果为 x+y＝－0.111011×24 返回本节 * 浮点数算术运算 (1) 阶码加、减：乘：EX+EY ，除：EX- EY (2) 尾数乘、除：乘：MX*MY ，除：MX / YY (3) 规格化处理； (4) 舍入操作，可能带来又一次规格化； (5) 判结果的正确性，即检查阶码上下溢出 EX X = MX × 2 EY Y = MY × 2 浮点数乘除运算 * IEEE 浮点数标准754 浮点数: X = MS ES Em-1 ...E2 E1 M-1M-2...M-n IEEE 标准：阶码用移码, 基为2；尾数用原码 对长、短浮点数的尾数选用隐藏位技术 符号位数 阶码位数 尾数位数 总位数 短浮点数: 1 8 23 32 长浮点数: 1 11 52 64 EX X = MX×2 运算器的基本结构 运算器的基本组成 具有普通代表性的、以加法器为核心部件的运算器的基本结构主要包括以下几个部分： 1．加法器 实现两个数的相加运算，及支持逻辑运算，也常作为数据通路，对数据进行加工处理。 2．通用寄存器组 用来暂存参加运算的数据、运算结果以及或中间结果。此外还有变址寄存器、状态寄存器、堆栈指 示器等。 3．输入数据选择电路 用来选择将哪一个或哪两个数据（数据来源于寄存器或总线等部件）送入加法器；此外，还用来控 制数据以何种编码形式送入加法器。 4．输出数据控制电路 控制加法器的数据输出，具有移位功能，且将加法器输出的数据送到运算器、通用寄存器和送往总 线控制电路。 运算器的基本结构及分类 上述运算器的基本结构如图所示 : 运算器的基本结构及分类 运算器的分类 对运算器的分类可以从不同的角度进行: 1．从加法器的电路设计的角度分类，可以分为串行加法器和并行加法器。 (1) 串行加法器：串行加法器可以只用一个全加单元实现，也可以由多个全加单元级联构成，高位的进位依赖于低位的进位。串行加法器的特点是：被加数和加数的各位能同时并行到达各位的输入端，而各位全加单元的进位输入则是按照由低位向高位逐级串行传递的，各进位形成一个进位链。由于每一位相加的和都与本位进位输入有关，所以，最高位必须等到