VHDL设计应用举例1.pptVIP

VHDL设计应用举例 数字秒表的设计 数字秒表的设计 一、设计要求 1、设计用于体育比赛用的数字秒表，要求 (1)计时精度应大于1/100S，计时器能显示1/100S的时间，提供给计时器内部定时的时钟脉冲频率应大于100Hz，这里选用1kHz。 (2)计时器的最长计时时间为1小时，为此需要一个6位的显示器，显示的最长时间为59分59.99秒。 2、设置有复位和起/停开关 (1)复位开关用来使计时器清零，并作好计时准备. ⑵起/停开关的使用方法与传统的机械式计时器相同，即按一下起/停开关，启动计时器开始计时，再按一下起/停开关计时终止。 ⑶复位开关可以在任何情况下使用，即使在计时过程中，只要按一下复位开关，计时进程立刻终止，并对计时器清零。 4、采用VHDL语言用层次化设计方法设计符合上述功能要求的数字秒表。 5、对电路进行功能仿真，通过有关波形确认电路设计是否正确。 3、复位和起停开关应有消抖处理(暂不要求)。 二、设计思路 数字秒表框图如下： 1、计时控制器作用是控制计时。计时控制器的输入信号是启动、暂停和清零。为符合惯例，将启动和暂停功能设置在同一个按键上，按一次是启动，按第二次是暂停，按第三次是继续。所以计时控制器共有2个开关输入信号，即启动/暂停和清除。计时控制器输出信号为计数允许/保持信号和清零信号。 2、计时电