verilog时钟.docVIP

数字系统课程实习报告 设计题目：基于FGPA数字钟 院 系： xxxxxx 专业班级： xxxxx 姓名学号： xxxx xxxxx 指导教师： xxxx xxxxx 设计时间： 2013年6月  -目录- 一、设计题目 - 1 - 二、设计任务与要求 - 1 - 三、基于Verilog HDL语言的电路设计、仿真与综合 - 3 - （一）顶层模块 - 3 - （二）子模块 - 4 - 1.分频器 - 4 - 2.控制器和计数器 - 5 - 3.显示器 - 8 - 4.引脚分布 - 11 - 5.下载到FPGA开发板上验证 - 12 - 四、总结体会 - 13 - 参考文献 - 15 -  一、设计题目 基于FGPA数字钟 二、设计任务与要求 1.1 设计一个多功能数字时钟，具有时分秒计数显示、闹钟、整点报时、校时校分功能。 1.2 能够在分有进位时进行整点报时。 1.3 能够利用按键实现对闹钟时间的设定并在当前显示时间到时后能够进行闹钟提示。 1.4 能够利用按键实现“校时”、“校分”功能，随时对数码管的显示进行校正和校对。 1.5数字中系统主要由系统时钟，功能按键，FPGA，数码管和蜂鸣器部分组成。 端口名 使用模块信号 对应FP