一种采用半速率时钟的1.25Gbits串行数据接收器的设计.pdfVIP

VoI. 2S No.S 通信学报 2(泊4 年5 月 JOU议NAL OF CHINA INSTI叽月E OF COMMUNICA:τlONS May2仪)4 第25 ~接第5 期 …种采用半速率时钟的 1.25Gbit/s 串行数据接收器的设计 郭渝，叶普华，黄林，陈一辉，苏彦锋，供志良 〈复旦大学集成电路设计实险室，上海 2脱间33) 摘 要z 介绍了一种用于接收 1.25Gbit/s 不阳等瞄机数据的省比特以太网接收榕的设计。该电路 采用半埠率时钟结构，目的是为了以较低的功耗和简单的结构造脱离现数据流。本文介割了电路 的主要组成部分和工作原理，突出了关键模块的设计。电路采用1.8V0.1 8μm lP6MCMOS 工艺， 纷S伊ctreS 仿真验证以及流片测试，主要功能已经实现。 提键词z 以太网$时钟与数据恢复:接收器t 均衡辑:压控振葫椿t 串并转换 中圄分提高哥: TN45 :lt献标识码:B 党掌编号:l(削436X(2(附4)05-0101-08 A 1.25Gbit/s serial data receiver usiug half.略data帽rate clock GUO Gan, YE Jing-hua, HUANG Lin, CHEN Yi占时， SUYan崛feng， HONG zl叶liang (IC DesignL油创制lY，Dep缸tment of Microelectronics,Sbangbai 级削33，由ina) Abs阳创: An Eth制削 receiver t1衍 1.2SGbit/s NRZ data is describ创. Tb1s. circujt works at half of 伽e data rate , in 州er 10 be 8啪pted with high rate data stream wi也 low poW6r削:tlduced ∞mplexity for desi伊. Them由1 以liIding bloc阳and operation 伊inciples are in抽出曲d， and the key p缸ts of the circuit are also described. The .CÙCUÌt adopts 1.8V 0.18flm CMOS 1阳M 阳hnology. vi时fied with S阱咄咄 simulator，也e 咄咄it w创ks properly under differentωmers. 切æc汹pis 刷刷.audtl跚跚础1如ncti佣ìs con功ct. Keywords: 阴阳net; clock and data recovery; receiver; equaIizer; VCO; SERDES 1 引盲 网络技术的发展和存储技术的增强，促进了高速数据传输技术的发展可其中高谴串行数 据传输时不必使用额外的阔步倚号，站在通信极其第1亡的情况下节的了系统的成本。随着工 拉和设计能力的提商，瞒行数据传输的效能被不断的增强。 20 世纪 90 年代初时设计的目标 还主要是达到每秒几十拖比特串的传输能力，而 10 年之盾这个目梯攘攘高到了儿宙比特以 上。目前以太网底层的周域网的速度则向着窗比特级发展，啻比特的普及是目前以太网的发 展趋势。 标准CMOS 工艺对于集成电路的应用有跟著的放她t 能降低成本和功耗，便于集成井形 成系统。本文主要根据昔比特以太间的协议，设计了一个用于古比特以太网的接收器。数据 接收端从接收的信号中提取出时钟，用于阔步数据d 注意到数据流的最高频率是数据率的… 收稿日期: 2仪)2-10-11 ;修订日期: 2003御(}5 • 102 通信学报