计算机原理与设计习题课介绍.ppt

* 解：测试程序中共执行32条指令，其中： CPI 5 4 3 2 指令数 1 15 2 4 * 用Verilog HDL设计图6.7的中断控制器电路。 参考代码 试书写Verilog HDL代码，以完全彻底的功能描述风格实现多周期CPU的设计并给出仿真波形。 参考书上190页后的代码 * 假设某台机器有4 级中断，其硬件排队优先次序为1234，中断处理优先次序为3124，要求： （1） 给出每级中断的中断屏蔽码（假设“1”表示允许，“0”表示禁止） （2） 假设在执行主程序时，1、2、3、4 级中断同时有请求，请画出CPU 执行程序的轨迹。 计算机原理与设计习题 * 简述RISC和CISC的主要差别。 CISC（Complex Instruction Set Computer）是对那些具有复杂指令系统的CPU的总称，CISC指令系统往往提供丰富的寻址方式，每条指令长短不一，常用的指令较短，不常用的指令较长，设计CPU时往往采用微程序的方法来实现这些指令，CISC的优点是代码紧凑，使用较少的存储器，缺点是实现复杂的指令需要较多的芯片面积而且不利于流水线操作。 RISC（Reduced Instruction Set Computer）是对那些具有简单指令系统的CPU的总称，RISC指令系统的特点有两个，一是指令长度固定，这有利于流水线CPU的设计，二是所谓的Load/Store结构。 * 假设我们有两台计算机M1和M2。M1的主频是1GHz，M2的主频是2GHz。每台计算机的指令都有4类，它们的CPI分别为1、2、3和4。当同样一个用高级语言编写的程序在两台机器上分别编译执行时，我们得到下表所列的结果。 计算机 主频 CPI 执行指令数 1 2 3 4 M1 1GHz 50% 35% 10% 5%M2 2GHz 10% 10% 30% 50%其中的百分比是执行时每类指令出现的频率。试分别计算该程序在两台机器上的执行时间。如果单从执行时间上考虑，哪一台机器的性能更好？ * 解题思路： 解： * 试计算上题中两台计算机的MIPS（Million Instructions Per Second），即每秒能执行多少百万条指令。 解题思路： 解： * 如果使用1000000个CPU构建一个并行系统并想得到单CPU系统500000倍的性能，那么程序中允许出现的串行执行的代码的比例应该不超过多少才行？ 解题思路： 解： * 试用多个32位二选一多路器mux2x32设计一个32位的八选一多路器mux8x32。 解题思路： 解： y S2 s10 s11 s00 a0 a1 s01 a2 a3 s02 a4 a5 s03 a6 a7 * 试分别用结构描述、数据流描述和功能描述三种风格写出带有使能端的3-8译码器的Verilog HDL代码。提示：功能描述风格的语句可用e=enan。 结构描述 decoder3egate.v 数据流描述 decoder3dataf.v 功能描述 decoder3func.v * 用Verilog HDL设计一个异步清零再加上使能端e的32位D触发器（dffe32）。 参考代码 dffe32.v 参考代码 addsub32.v 试设计一个32位的加减法器，增加一个输出信号v来指出结果是否上溢。 * 用补码计算下列各式中两个数的和。（1）x=0.11001 y=-0.10111（2）x=0.10010 y=0.11000 解： * 用补码计算下列各式中两个数的差。（1）x=-0.01111 y=0.00101（2）x=0.11011 y=-0.10010 解： * 用补码Booth乘法计算x=0.1010,y=-0.0110的积x*y。 解： * 使用功能描述风格的Verilog HDL(casex)重新设计ALU并仿真。 参考代码 alufunc.v 在ALU中添加一位标志位v（输出），判断带符号数计算时的溢出。 参考代码 alu_v.v * 试实现sla(Shift Left Arithmetic)指令（算术左移、保持正负不变）。 参考代码 sla.v 用功能描述风格的Verilog HDL设计单周期CPU。 参考代码 sccpu.v * 假定某变量x 存放在寄存器R1 中为1111 1111