微机4-存储器.ppt

微机原理与接口技术 第 4 章 微机存储器 4.1 半导体存储器 4.2 存储器与系统的连接 4.3 现代存储器体系结构 4.1.1 半导体存储器的性能指标 半导体存储器具有集成度高、功耗低、可靠性好、存取速度快、成本低等优点，是构成存储器的最主要的存储器件。 ◆ 存储容量 ◆ 存取速度 ◆ 功耗 ◆ 可靠性 4.1.2 半导体存储器的分类及特点 常用半导体存储器件的特点 ◆双极型RAM：基本存储电路的管子较多，存取速度快，与MOS型RAM相比集成度低、功耗大、成本高。 ◆MOS型RAM：制造工艺简单、集成度高、功耗低、价格便宜，存取速度不及双极型RAM。静态RAM（SRAM）以双稳态触发器做基本存储电路，集成度较高。动态RAM （DRAM）利用电容电荷存储信息，需附加刷新电路，采用的元件比静态RAM少，集成度更高，功耗更小。。从总体来看，DRAM优于SRAM。 ◆EPROM：是可用紫外线进行多次（脱线）擦除，可用编程器固化信息的ROM。EPROM可以多次改写，但编程速度较慢。 4.1.3 存储器芯片的基本组成 存储器芯片的基本组成 （以静态存储器为例） 存储器芯片的容量表示 ◆存储器芯片的容量表示： 存储芯片的单元数×单元位数 例如，1 K×4 8 K×1 16K×8 ◆存储器芯片组成存储器的芯片数计算： 存储器字节数 8 芯片单元数 芯片位数 例如，组织一个64KB的RAM存储器。若用静态RAM 6116（2K×8）芯片组成，则 64/2×1=32 片；若用动态RAM 2116（16K×1）芯片组成，则 64/16×8=32片，分成4组，每组8片。 常用存储器芯片的引脚 4.2.1 数据、地址的连接 读/写控制线的连接 4.2.2 存储器容量的扩充 4.2.3 片选信号的产生 存储器片选译码电路例 4.2.4 微机内存储器组织 微机内存空间结构由多个模块（板）构成内存储器空间。 内存储器模块（板）结构 IBM PC微机内存空间分配 微机存储器设计要点 ◆ 芯片的选择 ◆ 总线的负载 ◆ 速度的匹配 ◆ 地址的分配 ——保证存储器寻址的惟一性 4.3 现代存储器体系结构 微机存储器体系结构 4.4.1 并行主存储器结构 ◆存储器基本结构是单体单字存储器，即一次只访问一个存储字。在高速流水线型的微机系统中，单体单字存储器的存取速度成为限制系统速度的瓶颈问题。 ◆多体存储器结构（并行主存储器）结构，是高速流水型微机典型的主存结构。 ◆并行主存储器的基本原理：采用字长w位的n个容量相同的存储器，并行连接组成一个更大的存储器。存储器在一个存取周期内并行存取n个字，即在单位时间内存储器提供的信息量扩大了n倍，有效地提高了单位时间内信息的吞吐率。 ◆并行主存储器结构： 单体多字并行主存 多体交叉存取并行主存 单体多字并行主存结构 ◆单体多字并行主存结构是多个并行存储器共用一套地址寄存器和地址译码器，多个字使用同一个地址编码并行访问各自对应存储单元，这样CPU每访问一个地址就可以同时读/写多个存储字。 ◆单体多字并行主存结构示意图 多体交叉存取并行主存结构 ◆多体交叉并行主存是把大容量存储器分成n个容量相同，有各自的地址寄存器、数据线、时序控制的存储体（称为多体）。 ◆各存储体的地址编号采用交叉方式，即将一套地址码按顺序交叉地横向分配给各个并行存储体。 ◆多体交叉并行存取是以n为模的交叉存取。所以，把一段连续的程序/数据，也按照交叉编址方式交叉地存放在n个存储体中，对并行存储体采取分时访问的时序。 ◆多体交叉存取方式采用流水式寻址使各存储体并行工作，减少了（甚至能达到0）等待时间，是高速流水型微机典型的主存结构。 4.4.2 高速缓冲存储器 ◆现代存储器系统是用静态RAM组成一个小容量存储器，称为高速缓冲存储器（Cache）；用动态RAM（DRAM）组成大容量的主存储器，构成一个两级存储器结构，既Cache—主存结构。 ◆Cache位于主存与微处理器之间，其容量一般为（8~32）KB。高档微处理器（如，80486，Pentium ）甚至在微处理器芯片内又集成了Cache，形成了两级Cache结构。 Cache存储系统基本结构 Cache地址映像方法 ◆应用某种函数把主存储器地址，映像/定位为Cache地址，这称作Cache地址映像。 ◆ Cache地址映像方式： 直接映像 全相联映像 组相联映像 Cache替换策略 ◆先进先出（FIFO）策略 FIFO按调入Cache的先后决定淘汰的顺序，即