授课教案30.DOCVIP

授课教案 30 课时安排：1学时 8.2.2 通用阵列逻辑（GAL） 1．GAL器件的分类 （1）普通型GAL器件。与阵列可编程、或阵列固定。主要型号包括：GAL16V8、GAL20V8、GAL16V8B、GAL20V8A、GAL20V8B等。 （2）通用型GAL器件。该类GAL器件与普通型GAL器件相比，简化了输出逻辑宏单元结构，扩大了阵列规模，向用户提供了两个专用乘积项（异步复位乘积项、同步置位乘积项）。使用较普通性GAL器件更加灵活。主要型号包括：GAL18V10、GAL22V10、GAL26CV12。 （3）异步型GAL器件。其中的每一个输出逻辑宏单元OLMC中都有8个乘积项，其中的4个用于实现与或逻辑函数，另外4个作为异步复位、异步置位、时钟、输出使能。适用于实现异步时序逻辑。主要型号GAL20RA10。 （4）FPLA型GAL器件。该类GAL器件使用了高性能的EECMOS技术，采用了FPLA（现场可编程逻辑阵列、Field PLA）结构，与阵列、或阵列均可编程。主要型号GAL6001。 （5）在线可编程型GAL器件。具有在线编程和诊断能力，使用更加灵活。主要型号ispGAL16Z8。 2．GAL器件的基本结构 以普通型GAL16V8为例介绍其构成。 GAL16V8型GAL器件的外引线功能图如下。各管脚功能见表8.5所示。 表8.5 GAL16V8功能表 管脚 功能 1 系统时钟输入端 2—9 输入端 10 GND 11 三态控制公共端 12—19 输出宏单元 20 VCC GAL由以下几部分组成： （1）输入端。 （2）与阵列。 （3）输出宏单元。a．或门。实现器件的或逻辑； b．异或门。实现逻辑极性变换； c．数据选择器。共4个，可以通过编程实现器件的各种输出结构； PTMUX：乘积项多路开关。 OMUX：输出多路开关。 TSMUX：三态多路开关。 FMUX：反馈多路开关。 d．D触发器。储存异或门的输出信号，满足时序电路的需要。 （4）系统时钟。 （5）输出三态控制端。 3．GAL器件的开发工具 正确使用GAL器件，需要先进行设计。典型GAL设计流程见图8.15所示。 图8.15 GAL典型设计流程 GAL器件的开发工具包括硬件开发工具和软件开发工具。 硬件开发工具指编程写入器，主要作用是将开发软件生成的熔丝图文件按照JEDEC格式的标准代码写入GAL器件，实现预定的逻辑功能。可分为两类： （1）脱机式编程器；（2）扩展卡式编程器。 GAL编程软件主要包括：FM（Fast Map）、PALASMZ、ABEL、VHDL等等。ABEL是简单的硬件描述语言，支持逻辑方程、真值表等逻辑描述，可进行计数器、译码器、运算电路、比较器的功能描述；VHDL语言是一种行为描述语言，具有较强的逻辑描述和仿真能力。 8.2.3 CPLD与FPGA 1.复杂可编程逻辑器件（CPLD） AMD公司最早生产的带有宏单元的PAL22V10成为区分PLD的界限：若可编程逻辑器件包含的门数大于PAL22V10包含的门数，就可以认为是复杂PLD。1985年，美国Altera公司在EPROM和GAL器件的基础上，推出了可擦除可编程逻辑器件（Ersaable Programmable Logic Device，简称EPLD），其结构与PAL、GAL器件类似，但集成度比GAL器件高的多。随之各公司纷纷推出自己的EPLD产品，并形成系列。一般来说，EPLD可以包括GAL、EEPROM、FPGA、ispLSI、ispEPLD等器件。随器件密度的增大，原来的EPLD产品已经称为CPLD。将集成度达到某一要求的PLD产品都称为CPLD。 CPLD由可编程逻辑的功能块围绕位于中心的可编程互连矩阵构成，使用金属线实现逻辑单元之间的连接，可编程逻辑单元类似于PAL的与阵列，采用可编程的与阵列和固定的或阵列结构。再加上共享的可编程与阵列，将多个宏单元连接起来，增加了I/O控制模块的数量与功能。 CPLD的基本结构由可编程逻辑宏单元、可编程I/O控制模块、可编程内部连线三部分组成。 （1）可编程逻辑宏单元 （2）可编程I/O单元 （3）可编程内部连线 2.现场可编程门阵列（FPGA） 下面以Xilinx公司生产的FPGA为例，进行简单介绍。 FPGA由可编程逻辑块（Configurable Logic Block，简称CLB）、输入/输出模块（I/O Block，简称IOB）、可编程互连资源（Programmable Interconnect Resource，简称PIR）三种可编程电路和一个SRAM结构的配置存储单元构成。FPGA的基本结构图见图8.16所示。 图8.16 FPGA基本结构图 8.2.4 在系统可编程逻辑器件（