第九部分验证和测试试卷.ppt

9.3.5内建自测试 数字系统设计Ⅰ－验证和测试 内建逻辑块监测（BILBO） 9.3.5内建自测试 数字系统设计Ⅰ－验证和测试 自测在测试规则结构（如存储器）时极为有用，保证这样一个存储器（时序电路）无缺陷并不容易。这一任务的复杂性在于把一个数据值读出或写入一个单元时，由于存在交叉耦合和其他寄生效应，这个值会受到存储在邻近单元中的值的影响，因此存储器测试包括以交叉变化的地址序列把许多不同的图形读出或写入存储器中。典型的图形可以是全0或全1，或是0和1相间的棋盘图案。寻址方式可以是先写整个存储器，然后整个读出或者采用各种读写交替的序列。这一测试方法可以在集成电路内部建立，与一个存储器的尺寸相比它只需增加很小的开销，如下图所示。 存储器自测试 9.3.5内建自测试 数字系统设计Ⅰ－验证和测试 片上系统时代的到来并未使测试工作变得更简单一些。一个单片集成电路中就可能包含有微处理器和信号处理器、多个嵌入式存储器、ASIC模块、FPGA以及片上总线和网络。这些模块中的每一个都有它自己最适宜的测试方法。因而要把它们组合成一种统一的策略就具挑战性。内建自测试应当是解决这一问题的惟一方法。 9.3.5内建自测试 数字系统设计Ⅰ－验证和测试 下图是一个基于BIST的结构化的片上系统测试方法。 系统芯片测试方法 9.4测试图形的生成9.4.1故障模型 制造缺陷可以是各种各样的，但他们中最突出的是信号间的短路、与电源线的短路以及节点浮空。 为评估一种测试方法是否有效以及一个电路的好坏，必须把这些故障与电路模型联系起来，或者换句话说，要推导出一个故障模型。常用模型称为固定型（stuck-at）故障模型。 大多数测试工具只考虑短路至电源线，分别将短路至电源地和电源的故障称为固0（stuck-at-zero, sa0）和固1（stuck-at-one，sa1）故障。 可以证明sa0-sa1模型并不能覆盖集成电路中可能发生的所有故障，因此还应当考虑开路固定故障（stuck-at-open）和短路固定故障（stuck-at-short）。然而加进这些故障会使测试图形的生成过程复杂化。而且这些故障中许多都可以用sa0-sa1模型来覆盖。 数字系统设计－验证和测试 9.4.1故障模型 数字系统设计Ⅰ－验证和测试 考虑下图中的电阻负载MOS门。 所有与电源间的短路都通过在节点A,B,C，Z和X处引入sa0和sa1故障来模拟。图中标注了一些开路固定故障（β）和短路固定故障（α，γ）。可以看到这些故障已经为各个节点上的sa0和sa1故障所覆盖。 例如，故障α由Asa1覆盖，β由Asa0或Bsa0覆盖，而γ相当于Zsa1。 9.4.1故障模型 数字系统设计－验证和测试 考察下图中的两输入与非门，出现一个开路固定故障α。 右图是故障电路的真值表。对于组合（A=1，B=0），输出节点为浮空的。因而保持它原先的值，而正确的值应当是1。 这一故障可能被检测出来也可能不被检测出来，取决于如何设计测试激励向量。 为了检测出故障α ，必须先后应用两个向量： 第一个迫使输出为0，即A=1且B=1； 第二个则为A=1，B=0。 【注意】短路固定故障在CMOS电路中会引起问题，因为在某些输入值时这一故障引起电源线和地线之间的直流dc电流，从而产生不确定的输出电压。 8.4.1故障模型 数字系统设计Ⅰ－验证和测试 测试图形自动生成的任务是确定最小的一组激励向量，它们能覆盖由所采用的故障模型定义的故障足够多的部分。 一种方法是从一组随机的测试图形集开始，进行故障模拟来决定有多少可能的故障被检测出。随后以所得到的结果为指导反复增减向量。 另一种可能更令人感兴趣的方法是基于对一个布尔网络功能的了解推导出适合于给定故障的测试向量。为说明这一概念，考虑下图。 简单逻辑网络，节点U处发生sa0故障示意图 8.4.1故障模型 数字系统设计Ⅰ－验证和测试 如上页图所示。我们的目标是确定一个能够在电路输出端Z检查出节点U处发生sa0故障的输入激励。 对这样一个激励，需要做两件事： 1：它应当迫使故障能够发生（可控性）。为此，要寻找一种输入图形（pattern），能够在正常条件下把U置于1。这里唯一的选择是A=1且B=1。 2：这一故障信号必须传送到输出节点Z以能被观察到。这一阶段称为路径敏化。为了使节点U处的任何变化都能传送到Z，需要