表面贴装对印制板的技术要求.pdfVIP

clPc 电《子电路与贴装~2003年第7、8期 表面贴装对 印制板 的技术_要 - 宣大荣 1．1 表面贴装对印制板的技术要求 表面贴装技术作为一种新型的电子组装技术 ，经过多年的应用发展 ，可 以说已涉及所有的电子产品， 迎合了电子产品向小型化、薄型化、高性能化 、移动化发展 的需要 。表面贴装技术包括表面贴装对印制板 的技术要求 ，已成为当代 电子工程师的必修课。 1．1．1 电路布线的微细化 电子产品的高性能化、小型化使得印制板的布线设计趋 向高密度化 ，布线宽度 已逐渐进入 0．1Omm 以下的PCB时代。另外表面贴装用集成电路及其 电子封装技术的发展 、IC引出问题 日益缩小 ，譬如 QFP 的间距 已做到 0．3mm、BGA、CSP的间距可做到 0．4mm，这类封装 电路使用量的增加使得印制板的布线密 度越来越高。布线宽 13渐细化。 布线 的细化会降低导体(布线)的粘合强度 ，由Undercut因素促进铜箔的剥离 ，因此从印制板材料的选 定 、制造工艺的选定 ，即从设计阶段就应考虑到细线化带来的印制板应用的可靠性问题 。 1．1．2 印制板的尺寸精度 在大量使用表面贴装 LSI和 Chip元件场合 ，对印制板的尺寸精度 ，挠度、扭 曲度提出了更高的要求 。 通常对印制板单边长 (对角线长)的挠度比率为 l％，而对应表面贴装用印制板的挠度 比率应在 0．5％以 下。譬如 Chip贴片机的挠度允许值最大为 1．2mm，在贴装边长为 400mm的印制板时，允许的挠度比率应 在 0．3％以下 。 表面贴装用封装 电路 (LSI)的尺寸越大 ，对印制板的挠度 、扭 曲、平面度的要求允许值就越严格。 表面贴装印制板上焊区(footprint)位置偏差也有严格规定 ，多层基板上决定元件位置 的MARK(圆形 直径 1．0ram)标记离开最远一个焊区的距离公差为±0．05mm，邻接二个焊区的中心间距 in1与并列位置上 的两端部中心间距 (Inn)的允差值也在±0．05mm。见图 1．1。对贴装元件 中心而言 ，必须与图形设计时的基 本格子或辅助格子保持一致 。 ：二二 =‘ _捧 ／心 j 臣 口 I-’‘ 图 1．1 表面贴装印制板的焊区尺寸精度 生产技 术分会 协助 出版 clPC 《电子电路与贴装~2003年第7、8期 1．1．3 高频 电路用印制板 高频 电路用 的印制板常指卫星通信 、卫星广播 、高速运算电子计算机等可靠性要求高的产 品使用的， 对于在 GHZ带域工作的印制板 ，希望的印制板材料传送损耗要小 ，也就是低介质损耗角正切材料 (tan8)， 对于高速运算电子计算机用印制板希望是低介质常数材料 (8)，这个低 tna8与低 8的必要性 ，可从下二式 中理解 。 A=Rlx(1／C)xfx 、／￡ xtan8 (1) U=R2×1／TR2xC／、／ (2) 上面的A——衰减 (dB／era) u——传送速度 (cm／sec) C——光速 (3xl010cm／sec) T——延迟时间 sec) f-．一频率(周期 ／sec) 环氧玻璃印制板材料的介质常数多在 4-5．5间，陶瓷材料的介质常数在 8-9，从运算高速化方面考 虑 ，还是选择环氧玻璃材料。高频用印制板材料大多用 Teflon树脂 ，频率在 1MHz以下的多层 印制板多采 用环氧树脂或聚酰亚胺树脂 。高速 CPU用的多层板 ，希望 的 8≤3．0tan5≤O．0030，现在都利用加高法工 艺方式生产多层板 。 1．1．4 印制板 的阻抗特性 随着高集成化的LSI工作速度的急速提升 ，脉冲上升时间与频率区域间存在下式关系 f=l／(1T-tr)