第9篇 并行接口.pptVIP

第9章 并行接口 9.1 并行接口原理 9.2 可编程并行接口芯片8255A 9.3 8255A应用举例 9.4 简易键盘接口 9.5 LED显示器及其接口 9.1 并行接口原理 图9-1是一个典型的并行接口和外设连接的示意图。图中的并行接口是一个双通道的并行接口，包括输入锁存寄存器、输出缓冲寄存器、控制寄存器和状态寄存器。 9.1.1 并行接口功能 一般而言，一个并行接口电路应具有以下3方面的功能： 实现与系统总线的连接，提供数据的输入输出功能，这是并行接口电路基本的功能。 实现与I/O设备的连接，具有与I/O设备进行应答的同步机构，保证有效地进行数据的接收/发送： 有中断请求与处理功能，使得数据的输入/输出可以采用中断的方法来实现功能。 9.1.2 内部结构 按功能分，接口电路分为：数据寄存器、控制寄存器、状态寄存器、其他控制电路等 9.1.3 外部信号 并行接口电路的外部信号可分成两部分：与I/O设备相连的接口信号；与CPU相连的接口信号。 1．与I/O设备的接口信号 数据信号：用于接口电路与I/O设备进行输入/输出数据。 控制信号：用于接口电路向I/O设备提供控制功能。 状态信号：用于接口电路接收I/O设备提供的状态信息。 2．与CPU的接口信号 数据信号：用于实现接口电路与CPU的数据交换。 地址译码信号：用于选择不同的接口电路以及接口电路内部不同的寄存器。 读写信号：用于确定CPU当前对接口电路的操作性质，是读或是写。 中断申请与应答信号：用于实现中断请求和中断响应操作。 9.2 可编程并行接口芯片8255A 常用的并行接口电路有两大类，一类是不可编程的接口电路，如74LS244/245、74LS273/373等。其特点是电路简单、使用方便；缺点是使用不够灵活，一旦硬件联接以后，功能很难改变。另一类是可编程接口，其特点是使用灵活，可以在不改变硬件的情况下，通过软件编程来改变电路的功能。 随着大规模集成电路技术的发展，出现了许多通用的可编程的并行接口电路芯片。Intel 8255A就是一个与TTL电平完全兼容的可编程并行接口芯片，其通用性强、使用灵活，具有多种输入输出工作方式，可以通过程序来设置。 9.2.1 8255A的内部结构 8255A的内部组成框图如9-2所示，由4部分组成。 1．数据总线缓冲器 它是三态8位双向缓冲器，CPU通过输入/输出指令来实现对缓冲器发送或接收数据。8255A的控制信息和状态信息也是通过该缓冲器传送的。 2．8位端口PA、PB和PC 8255A有3个8位端口PA、PB和PC，各端口都可以由程序设定为不同的工作方式。 端口PA——1个8位的数据输入锁存器和1个8位的数据输出锁存/缓冲器。 端口PB——1个8位的数据输入缓冲器和1个8位的输入、输出锁存/缓冲器。 端口PC——1个8位数据输入缓冲器和1个8位输出锁存/缓冲器。 通常，将端口PA与端口PB用作输入输出的数据端口，端口PC用作控制或状态信息的端口。在方式控制字的控制下，端口PC可以分为上下两部分，分别与端口PA和端口PB配合使用，用作控制信号（输出），或作为状态信号（输入）。 与外部设备的接口信号： PA0～PA7——端口A的外设数据线。 PB0～PB7——端口B的外设数据线。 PC0～PC7——端口C的外设数据线。 3．A组和B组的控制电路 A组控制部件用来控制端口PA和端口PC的高4位（PC7～PC4），B组控制部件用来控制端口PB和端口PC的低4位（PC3～PC0）。这两组控制电路根据CPU发出的方式选择控制字来控制8255A的工作方式，接收来自读写控制逻辑的命令，并向与其相连的端口发出适当的控制信号。 4．读/写控制逻辑 用于管理数据信息、控制信息和状态信息的传送。它接收来自CPU地址总线的A1、A0地址信号和控制总线的有关信号（ 、 、RESET），向8255A的A、B两组控制部件发送命令。 8255A是一个40引脚双列直插的芯片，其引脚如图9-3所示。 控制信号 、 、 以及A1、A0与8255A各端口的操作关系如表9-1所示。 与CPU的接口信号： D7～D0——数据线、双向、三态，可连接CPU的数据总线。 CS ——片选信号、输入、低电平有效。只有当 为“0”时，8255A芯片才工作。通常， 接地址译码信号。 A1、A0——片内寄存器选择信号（端口选择），输入。8255A内部有3个数据端口和1个控制端口。规定当A1，A0为00时，选中端口PA；为01时，选中端口PB；为10时，选中端口PC；为11时，选中控制端口。 RESET——复位信号、输入、高电平有效。当接收到RESET信号时，所有的内部寄存器都被清除，同时3个数据端口被自动设置为输