利用二位元数位比较器实现之8位元数位比较器-电子工程系-国立.PDF

利用二位元數位比較器實現之 8位元數位比較器 * ** ** 劉偉行 鄒昌廷 王晟瑋 Weihsing Liu Changting Zou Chengwei Wang 曾世緯 ** 蕭閎隆* 陸貴葉* * 國立虎尾科技大學 電子工程系 ** 國立虎尾科技大學 光電與材料科技研究所 changtingzou@.tw 摘要 數字的比較是一種運算 ，其目的在於確定被比 較的數字中 ，其中一個數字是否大於、小於或等於 本論文提出二種利用二位元數位比較器實現 另一個數字 。比較器是一種組合邏輯電路，可用於 之 8位元數位比較器 。二種電路 均可運用在兩個八 比較兩個數字之大小 ，以確定它們的關係。當比較 位元二進位數字之比較，以確定其中一個數字是小 兩個N位元數字時 ，其真值表中需要有2的 2N 次 於、等於或者大於另一個數字。相較於傳統之 8位 方種組合。圖 1所示之電路為傳統之一位元數位比 元數位比較器，本論文提出之 8位元數位比較器具 較器 。由於一位元數位比較器是比較兩個一位元之 有易於擴充 ，以及平均延遲時間較少之優點 。本論 文提出之電路經由 HSPICE電路模擬軟體模擬 ，在 二進位數字 ，故此電路有 2個輸入 ，分別標示為a 與b 。兩個數字比較結果是指出數字a是否大於 、 使用 0.35微米 N-Well 2P4M的製程參數下 ，當輸入 等於，或小於數字 b ，故此電路應有 3個輸出 ，分 訊號頻率為 100MHz時 ，最大之輸出延遲小於 別標示為 ab 、a=b ，和 ab ，真值表如表1所示 。 1ns 。同時 ，當供應電壓為 3.3伏特時 ，平均消耗功 率小於0.5mW 。 關鍵詞 ：數位比較器 、可擴充 、基底效應。 1. 前言 數位比較器經常被使用在數位系統中 [1,10,11] ，例如 ：使用 於 cpu中或是控制電路中 以 圖 1 一位元數位比較器電路圖 用來判斷位元大小 ，或是信號的位準以決定信號路 徑 。然而傳統的數位比較器 ，由於電路架構的關 表1 一位元數位比較器真值表 係 ，在位元擴充上十分的不容易[2-3] ，必需使用許 輸入 輸出 多較複雜的邏輯閘，例如 ，在 8位元的數位比較器 a b a b a = b a b 中 ，需要有2 至8個輸入端的 AND閘 [4-5] ，因此 0 0 0 1 0 將會嚴重受到基底效應的影響 ，而且因為輸入位元 0 1 1 0 0 的增加 ，設計上也必須有所改變 ，甚至重新規劃， 1 0 0 0 1 造成電路擴充不易 ，以及電路複雜度的增加。一種 1 1 0 1 0 使用擴充模組的可擴充式數位比較器電路 [3,10] 可， 改進傳統式電路設計的複雜性以及擴充不易的缺 點 ；然而隨著位元數的增加，