锁相放大器(Lock-in-Amplifier)的原理：.DOC

鎖相放大器(Lock-in-Amplifier)的原理： 在真實情況中，進入鎖相放大器的信號在放大後除了待測信號Vsig外，同時包含雜訊信號。而 PSD 與低通濾波器將僅輸出與參考信號頻率極為接近的信號，而雜訊信號的頻率ωnoise在通過 PSD 後，不論和頻ωnoise+ωref或差頻ωnoise–ωref都將被低通濾波器濾除。當然，與參考頻率極接近的雜訊信號仍會通過低通濾波器，使輸出中包含緩慢的雜訊變化，頻寬較窄的低通濾波器可改善此問題，使得只有與參考信號同頻率的信號不受低通濾波器影響而被輸出。由前面結果可知，我們需要一個與待測信號頻率相同的參考信號，此外，兩者間的相位必須不隨時間改變，否則輸出信號將因Cos(δsig?δref)隨時間變化而不為一個 DC 信號。換句話說，參考信號必須被待測信號鎖相(phase-locked) 。鎖相放大器使用鎖相回路(phase-locked-loop，PLL)以產生參考信號。當然，其需要一個由外部提供的參考信號(以上面的例子，其為一個方波，但事實上其亦可為其他種波形)。PLL 會使鎖相放大器中內含的內部參考震盪器(internaleference oscillator)與外來的參考信號鎖相，並產生一頻率為ωref，，相位為δref的參考信號。由於 PLL 是動態追蹤(actively tracks)外部參考信號的頻率，因此當參考信號隨時間變