检验DDR,DDR2和DDR3SDRAM命令和协议-.PDFVIP

应用指南 检验 DDR, DDR2 和 DDR3 SDRAM 命令和协议 跟上更加复杂、更短设计周期的步伐 不只计算机存储器系统一直需要更大、更快、功率更低、物理尺寸更小的存储器，嵌入式系统 应用也有类似的要求。本应用指南介绍了逻辑分析仪在检验 DDR, DDR2 和 DDR3 SDRAM 命 令和协议中的能力。 /memory 1 检验 DDR, DDR2 和 DDR3 SDRAM 命令和协议 应用指南 引言 SDRAM 数据率 MT/S 时钟 MHz VDD V DRAM的异步操作特性在连接同步处理器时导致了许多 DDR-266 266 133 2.5 设计挑战。SDRAM (同步 DRAM)采用专门设计，以实 DDR-333 333 166 2.5 DDR-400 400 200 2.5 现 DRAM 与计算机系统其余部分同步操作，而不需定 DDR2-400 400 200 1.8 义基于序列模式的存储器操作。SDRAM 的技术演进， DDR2-533 533 267 1.8 如DDR SDRAM，已经迅速提高了存储器的数据速率性 DDR2-667 667 334 1.8 能。DDR, DDR2 和 DDR3 SDRAM 都通过从存储控制 DDR2-800 800 400 1.8 器主机向存储器发送的存储器命令进行控制。 DDR2-1066 1066 533 1.8 DDR3-800 800 400 1.5 DDR, DDR2 和 DDR3 SDRAM DDR3-1066 1066 533 1.5 一直都有这样的需求，就是存储器要容量更大、速度更 DDR3-1333 1333 667 1.5 快、功耗更低以及物理尺寸更小。这些需求推动着 DDR3-1600 1600 800 1.5 DRAM 技术的进步。近几年中，主流 DRAM 技术有很 表 1. SDRAM 标准 多主要提升，如 SDRAM（同步 DRAM），DDR（双数 据率）SDRAM，DDR2(双数据率2)SDRAM，DDR3(双 数据率 3)SDRAM。 DDR2 和 DDR3 SDRAM 都有 4 个模式寄存器。DDR2 定义了前两个寄存器，其余两个保留，以待为未来应用 DDR(双数据率)SDRAM 通过提升时钟速率、猝发式数 需要。DDR3 使用了所有的 4 个。一个明显的区别是， 据以及在一个时钟内传输两个数据位，提升了内存的数 DDR2模式寄存器为读取操作定义了CAS延迟时间，写 据率性能。 延时比寄存器中的读延时少一个周期即可。而 DDR3 DDR2(双数据率2)SDRAM在DDR的基础有一些进步。 SDRAM 模式寄存器则为 CAS 读延时和写延时制定了