实验一中断系统8259.docVIP

实验一 中断系统8259 【实验名称】 8259中断控制。 【实验目的】 了解微机的中断系统，掌握中断程序的编制。 【实验原理】 中断的概念： 所谓中断，是指CPU在正常运行时由于程序的预先安排或内外部事件引起CPU暂行正在运行的程序，转到为预先安排的事件或内外部事件服务的程序中去，服务程序执行结束后再返回到暂行的程序继续执行。引起中断的事件称为中断源。预先安排的事件是指PC的中断指令。内部事件是指系统板上出现的一些事件信号，中断指令也可看作内部事件。外部事件是指某些接口设备所发出的请求中断程序执行的信号，这些信号称为中断请求信号，中断请求信号是不能预知的，然而它们一旦请求中断，则会向CPU发出信号，这样CPU就无需花大量时间去查询这些信号是否产生。中断请求信号一旦产生，CPU得知这个信号后，便立即去执行相应的中断服务程序，执行完成后CPU恢复被中断的程序。有时中断源有几个，因此CPU响应这些中断就得有先后次序，这称为中断优先级。优先级高的中断首先响应，优先级低的中断暂不响应。CPU响应中断由中断源提供地址信息，引导程序转移到中断服务程序中去，这个地址信息称为中断向量，它一般是和中断源相对应的，PC机采用类型码来识别中断源。 2．中断控制器8259A的逻辑结构 在微机中，利用8259芯片来完成中断。8259芯片逻辑结构见图1。 D0～7 8259A IRQ0～7 WR INT RD CS A0 INTA CAS0 SP/ EN CAS1 CAS2 图1中断控制器8259逻辑结构 芯片引脚定义如下： D0～D7：数据线，双向。 WR：写控制信号，低电平有效。 RD：读控制信号，低电平有效。 CS：片选端，低电平有效。 A0：地址线。在8088中由CPU的A0接入8259的A0端；而在8086中由CPU的A1接入8259的A0端 IRQ0～IRQ7：8级中断请求输入。 INT：中断请求信号（输出）。用来向CPU发中断请求信号。 INTA：中断应答线（输入）。当接收到CPU的应答信号后，8259A就把中断向量类型号送到数据线。 SP/EN：在缓冲器工作方式作为输入信号允许缓冲器选通。在主从工作方式作为输入信号由该输入脚的电平来区分“主”或“从” 8259A，若输入高电平则为“主” 8259A，若输入低电平则为“从” 8259A。 CAS0～CAS2级联控制信号。系统中最多可以把8级中断请求扩展为64级主从式中断请求，对于“主” 8259A，CAS0～CAS2为输出信号，对于“从” 8259A，CAS0～CAS2为输入信号。 8259A的内部结构框图和中断工作过程 8259A的内部结构框图见教科书。它包括下列主要功能部件： 中断请求寄存器（IRR）。 它接收外部中断请求。IRR有8位，分别与引脚IR0～IR7相对应。 当某一个IR端呈现高电平时，则IRR的相应位将被置“1”。显然若最多有8个中断请求信号同时进入IR0～IR7端，则IRR的将被置为全“1”。至于被置“1”的请求能否进入IRR的下一级判优电路，还取决于控制IRR的中断屏蔽寄存器（IMR）中相应位是否置“0”（即不屏蔽该位请求）。 中断服务寄存器（ISR）。 它用来存放或记录正在服务中的所有中断请求（如在多重嵌套时）。当某一级中断请求被响应，CPU正在执行它的中断服务程序时，则ISR中相应位将被置“1”，并将一直保持到该级中断处理过程结束为止。在多重中断时，ISR中可能有多位同时被置“1”。 至于ISR某位被置“1”的过程是这样：若有一个或多个中断同时请求，它们先由优先级判别器选出当前在IRR中置“1”的各种中断优先级别最高者，并用INTA脉冲选通送入ISR寄存器的对应位。显然当多重中断处于服务过程中时，ISR中可同时记录多个中断请求。 中断屏蔽寄存器（IMR）。 它用来屏蔽已被锁存在IRR中的任何一个中断请求。对所有要屏蔽的中断请求相应位将置“1”即可。 优先级判别器（PR）。 它用来判别已进入IRR中的各中断请求的优先级。当有多个中断请求同时产生并经IMR允许进入系统后，先由PR判定当前那一个中断请求具有最高优先级，然后有系统首先响应这一级中断。 8259A中断过程步骤如下： 当一条或多条中断请求线（IRQ0～IRQ7）变成高电平，则使IRR相应位置“1”。 ②可用IMR对IRR进行屏蔽。通过优先级判别器（PR）把当前未屏蔽的最高优先级的中断请求从INT输出送到CPU的INTR端。 ③若CPU处于开中断状态，则在执行完当前指令后，用INTA作为响应信号。8259A在收到CPU的第一个中断应答INTA信