FPGA_verilog_按键显示数码管.pdfVIP

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA_verilog_按键显示数码管.pdf

Date: August 07, 2015 test_project_top.v Project: test_project_top 1 `timescale 1ns / 1ps 2 3 module test_project_top ( 4 input I_fpga_clk , // 5 input I_fpga_rst , // 6 input I_fpga_key0 , 7 8 output O_pwm_bell , 9 output [7:0] O_segma_data,// 10 output [7:0] O_segma_sel // 11 ); 12 13 //===================================================================== =========== 14 // 0 15 //===================================================================== =========== 16 wire w_fpga_clk_50p ; 17 wire w_rst_n ; 18 19 20 assign w_fpga_clk_50p = I_fpga_clk; 21 assign w_rst_n = I_fpga_rst ; 22 23 //===================================================================== =========== 24 // 1 25 //===================================================================== =========== 26 27 wire w_fpga_key ; 28 29 key_debounce_module u0_key_debounce_module ( 30 .i_fpga_clk ( w_fpga_clk_50p ) , 31 .i_rst_n ( w_rst_n ) , 32 .i_fpga_key ( I_fpga_key0 ) , 33 34 .o_fpga_key ( w_fpga_key ) 35 ); 36 37 //===================================================================== =========== 38 // 2 , 10 39 //===================================================================== =========== 40 41 wire [3:0] w_pluse_cnt ; 42

文档评论(0)

zhoujiahao + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档