数字电子技术基础 第3章 数字电子技术基础课件 第2次课.pptVIP

第3章 组合逻辑电路 二、加法器（Adder） 实现多位二进制 数相加的电路 1. 四位串行进位加法器 特点： 电路简单，连接方便 速度低 = 4 tpd tpd — 1位全加器的平均 传输延迟时间 C0 S0 B0 A0 C0-1 CO S CI C1 S1 B1 A1 CO S CI C2 S2 B2 A2 CO S CI C3 S3 B3 A3 CO S CI 2. 超前进位加法器 作加法运算时，各位数的进位信号由输入二进制数直接产生。 … 特点 优点：速度快 缺点：电路比较复杂 《逻辑结构示意图》 超前进位电路 Σ S3 Σ S2 Σ S1 Σ S0 C3 A3 B3 A2 B2 A1 B1 A0 B0 C0-1 CI CI CI CI 3. 2. 2 数值比较器（Digital Comparator） 一、1 位数值比较器 0 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 0 0 1 0 真 值 表 函数式 逻辑图 — 用与非门 和非门实现 Ai Bi Li Gi Mi Li ( A B ) Gi ( A = B ) Mi ( A B ) = Ai ⊙ Bi 1位 比较器 Ai Bi Ai 1 1 Bi Mi Gi Li 二、4 位数值比较器 A = A3A2A1A0 A B L = 1 A = B M = 1 A B G = 1 真值表 比 较 输 入 输 出 A3 B3 A2 B2 A1 B1 A0 B0 L G M ? ? ? 1 0 0 = ? ? 1 0 0 = = ? 1 0 0 = = = 1 0 0 = = = = 0 1 0 ? ? ? 0 0 1 = ? ? 0 0 1 = = ? 0 0 1 = = = 0 0 1 B = B3B2B1B0 L G M 4位数值比较器 A3 B3 A2 B2 A1 B1 A0 B0 G = (A3⊙B3)(A2⊙B2) (A1⊙B1)(A0⊙B0) 1 1 1 1 1 1 ≥1 ≥1 1 1 ≥1 ≥1 M L G A2 A1 B3 A3 B2 B1 B0 ≥1 A0 4 位数值比较器 M = A3B3+ (A3⊙B3) A2B2 + (A3⊙B3)(A2⊙B2) A1 B1+ (A3⊙B3)(A2⊙B2)(A1⊙B1) A0B0 1 位数值比较器 Ai Mi Bi Ai⊙Bi AiBi Li Gi AiBi 1 1 L = M G =M+G 扩展： 级 联 输 入 集成数值比较器 74LS85 (TTL) 两片 4 位数值比较器 74LS85 AB A=B AB 74LS85 AB A=B AB VCC A3 B2 A2 A1 B1 A0 B0 B3 AB A=B AB FAB FA=B FAB地 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 7485 74LS85 比较输出 1 → 8 位数值比较器 低位比较结果 高位比较结果 FAB FA=B FAB FAB FA=B FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 比 较 输 入 级 联 输 入 输 出 A3B3 A2B2 A1B1 A0B0 AB A=B AB FA B FA = B FA B ? ? ? ? ? ? 0 0 1 = ? ? ? ? ? 0 0 1 = = ? ? ? ? 0 0 1 = = = ? ? ? 0 0 1 = = = = 0 0 1 0 0 1 = = = = 0 1 0 0 1 0 = = = = 1 0 0 1 0 0 ? ? ? ? ? ? 1 0 0 = ? ? ? ? ? 1 0 0 《4 位集成数值比较器的真值表》 级联输入：供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的 FA B 、 FA = B 、 FA B 。 = = = = = ? ? ? ? ? ? ? 1 1 0 0 0 0 CMOS 芯片设置 A B 只是为了电路对称，不起判断作用 B7 A7 B