干凯磊_实现R型指令的CPU设计实验.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
干凯磊_实现R型指令的CPU设计实验

实验报告 姓名 干凯磊 学号班级 计科4班 专业 计算机科学与应用 课程名称 计算机组成原理课程设计 任课老师 赵辽英 指导老师 赵辽英 实验名称 实现R型指令的CPU设计实验 实验时间 5月26日 实验目的 掌握MIPS R型指令的数据通路设计,掌握指令流和数据流的控制方法; 掌握完整的单周期CPU顶层模块的设计方法; 实现MIPS R型指令的功能; 二.实验内容 MIPS R型指令格式及编码 字段 OP rs rt rd shamt func 功能描述 位数 6 5 5 5 5 6 汇编助记符 编码 add rd,rs,rt 000000 rs rt rd 00000 100000 算数加:rs+rt→rd sub rd ,rs,rt 000000 rs rt rd 00000 100010 算数减:rs-rt→rd and rd,rs,rt 000000 rs rt rd 00000 100100 逻辑与:rsrt→rd or rd,rs,rt 000000 rs rt rd 00000 100101 逻辑或:rs|rt→rd xor rd,rs,rt 000000 rs rt rd 00000 100110 逻辑异或:rs⊕rt→rd nor rd,rs,rt 000000 rs rt rd 00000 100111 逻辑或非:~(rs|rt)→rd sltu rd,rs,rt 000000 rs rt rd 00000 101011 无符号数小于则置位:if(rsrt)rd=1 else rd=0 sllv rd,rt,rs 000000 rs rt rd 00000 000100 逻辑左移:(rtrs)→rd 三.实验代码 module R_CPU(rst,clk,SW,LED,ALU_F); input rst,clk; input [1:0] SW; output reg [7:0] LED; output [31:0] ALU_F; wire [31:0] Inst_code; R_CPU_1 my_cpu(clk,rst,ALU_F); always@(*) begin case(SW[1:0]) 2b00: LED[7:0]=ALU_F[7:0]; 2b01: LED[7:0]=ALU_F[15:8]; 2b10: LED[7:0]=ALU_F[23:16]; 2b11: LED[7:0]=ALU_F[31:24]; default: LED[7:0]=8 endcase end endmodule module R_CPU_1( input clk, input rst, output [31:0] ALU_F); wire [31:0] Inst_code; wire [4:0] Rs,Rt,Rd; wire [5:0] OP,func; wire [31:0] ALU_A,ALU_B; wire ZF,OF; reg Write_Reg; reg Set_ZF,Set_OF; reg [2:0] ALU_OP; IF my_if(.clk(clk),.rst(rst),.Instr_Code(Inst_code)); assign OP = Inst_code[31:26]; assign Rs = Inst_code[25:21]; assign Rt = Inst_code[20:16]; assign Rd = Inst_code[15:11]; assign func = Inst_code[5:0]; REG my_reg(.Clk(~clk),.Reset(rst),.R_Addr_A(Rs),.R_Addr_B(Rt),.W_Addr(Rd),.W_Data(ALU_F),.Write_Reg(Write_Reg),.R_Data_A(ALU_A),.R_Data_B(ALU_B)); ALU my_alu(.F(ALU_F),.ZF(ZF),.OF(OF),.A(ALU_A),.B(ALU_B),.ALU_OP(ALU_OP)); always@(*) begin ALU_OP = 3b000; Write_Reg = 1b0; Set_ZF = 1b0; Set_OF = 1b0; if (OP==6b000000) begin Write_Reg = 1b1;

文档评论(0)

dajuhyy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档