第三章_VHDL硬件描述语言1教程.pptVIP

* * * * * * * * * * * * * * * * VHDL硬件描述语言—实体 VHDL程序结构—实体 GRNERIC类属参数说明语句 类属参量是一种端口界面常数，常以一种说明的形式放在实体或块结构体前的说明部分 类属为说说明的环境提供了一种静态信息通道，特别是用来规定端口的大小、实体中子元件的数目、实体的时间属性等 * VHDL硬件描述语言—实体 VHDL程序结构—实体 类属说明的一般书写格式如下： GRNERIC（常数名:数据类型[:=设定值],…）; ENTITY body IS GENERIC (datawidth:INTEGER:=8); …… …… END ENTITY body; * VHDL硬件描述语言—实体 VHDL程序结构—实体 PORT端口说明 端口说明是对基本设计实体与外部接口的描述，也可以说是对外部引脚信号的名称，数据类型和输入、输出方向的描述 端口为设计实体和外部环境的动态通信提供通道，每个端口必须有一个名字、一个端口模式和一个数据类型 名字是该端口的标识符，模式说明数据通过该端口的流动方向 * VHDL硬件描述语言—实体 VHDL程序结构—实体 端口说明的一般书写格式如下： PORT（端口名{，端口名}：端口模式 数据类型; … {端口名{，端口名}：端口模式 数据类型}）; * VHDL硬件描述语言—实体 VHDL程序结构—实体 端口名 端口名是赋予每个外部引脚的名称，通常用一个或几个英文字母，或者英文字加数字命名（不可以数字开头） 端口模式 端口模式用来定义外部管脚的信号方向是输入还是输出 * VHDL硬件描述语言—实体 端口模式 含义 IN 输入 OUT 输出（结构体内部不可再用） INOUT 双向 BUFFER 输出（结构体内部可再用） LINKAGE 不指定方向，任何方向均可连接 一个实体通常有一个或多个端口，端口类似于原理图部件符号上的管脚 实体与外界交流的信息必须通过端口通道流入或流出 * VHDL硬件描述语言—实体 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY nand2 IS PORT (a:IN STD_LOGIC; b:IN STD_LOGIC; c:IN STD_LOGIC); END ENTITY nand2; …… PORT（端口名{，端口名}：端口模式 数据类型； … {端口名{，端口名}：端口模式 数据类型}）； * VHDL硬件描述语言—实体 VHDL程序结构—实体 数据类型 VHDL提供10种数据类型，但在实际使用时，端口描述中的数据类型只有两类，即位（BIT）和位矢量（BIT_VECTOR） BIT BIT_VECTOR 若端口的数据类型定义为BIT，则其信号值是一个1位的二进制数，取值只能是0或1；BIT数据类型是位逻辑数据类型 若端口的数据类型定义为BIT_VECTOR，则其信号值是一组二进制数 * VHDL硬件描述语言—实体 ENTITY mu IS PORT (a,b,s:IN BIT; q:OUT BIT; bus:OUT BIT_VECTOR(7 DOWNTO 0)); END ENTITY mu; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mu IS PORT (a,b,s:IN STD_LOGIC; q:OUT STD_LOGIC; bus:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END ENTITY mu; 数据类型STD_LOGIC和STD_LOGIC_VECTOR都是取自IEEE库中STD_LOGIC_1164程序包中的位和标准位矢量的数据类型定义 * * * * * * * * * * * * * * * * * * * * * * * * FPGA与硬件描述语言 2014.4 * 第三章 VHDL硬件描述语言 3.1 VHDL概述 3.2 VHDL程序结构 3.3 VHDL的数据类型及运算操作符 3.4 VHDL的描述语句 3.5 基本电路的VHDL模型 3.6 有限状态机 3.7 仿真与逻辑综合 * VHDL硬件描述语言—VHDL概述 3.1 VHDL概述 3.1.1 VHDL简介 3.1.2 VHDL的基本结构及其优点 3.1.3 VHDL术语 * VHDL硬件描述语言—VHDL概述 VHDL（Very High Speed Integrated Ci