EDA判断题题库(56题)_附答案.pdfVIP

EDA 判断题题库 教师组卷、学生备考用 1. 元件例化语句位置关联时位置必须一一对应。 （√ ） 2. 布尔类型只能进行关系运算，不能进行算术运算。 （√ ） 3. 时间类型可以用于逻辑综合。 （× ） 4. Verilog 语言运算符没有优先级。（ × ） 5. 使用算术运算时，应严格遵循赋值语句两边数据的位长一致。（ × ） 6. 无论是什么样的运算表达式都能进行逻辑综合。（ × ） 7. 参数的设置是为了使设计中的常数更容易阅读和修改。（ √ ） 8. 采用原理图方式的数字设计的可重用性、可移植要差一些。（√ ） 9. 仿真也称模拟，是对所设计电路的功能的验证。（√ ） 10.Verilog HDL 不支持逻辑运算符。（× ） 11. 时序仿真也叫后仿真。（√ ） 12. 数字设计流程中的设计输入的表达方式一般有原理图方式和HDL 文本方式两 种。（√ ） 13.PLD 是Programmable Logic Device,可编程逻辑器件的缩写。（√ ） 14.Verilog 语言即适合可综合的电路设计，也可胜任电路与系统的仿真。（√ ） 15.Verilog HDL 支持循环语句。（√ ） 16. 硬件综合器和软件程序