数字电路的位级并行ATPG研究.pdfVIP

摘 要 摘 要 随着半导体存储器工业技术、深亚微米工艺技术及芯片生产工艺技术的快速发 展，电路的工艺尺寸不断减小，电路的集成度、复杂度与日俱增，使得高集成度电路 的测试变得尤为困难。显然传统的测试生成算法对于目前的集成电路来说已经不再充 分有效甚至适用，因此测试生成的研究具有十分重要的理论价值和实际意义，它的主 要目的就是找到新颖、高效的测试生成算法。 早在六十年代单固定型故障的测试生成问题就已经得到解决了。但是，理论分析 证明，自动测试生成所涉及的问题及其相关的子问题几乎都是NP 完全问题，所以， 加速测试生成，提高测试生成质量一直是人们关注的问题。 论文专注于组合电路中建立模型为单固定故障的测试向量生成。为了减小测试向 量生成时间和提高故障覆盖率的目的，重点研究了以下内容：数字电路测试的基本理 论、故障模型及建模、测试向量质量的评价指标、可测性度量方法及自动测试向量生 成的一些主要算法，尤其详细介绍了一种确定性测试生成位级并行的自动测试向量生 成算法—SWK 测试生成算法，并将该算法与可测性测度结合起来，对该算法进行改 进。在原型算法和改进型 SWK 测试生成算法的基础上，设计了一个在 Windows 操 作系统下运行的用来研究组合电路测试向量的生成平台。该平台首先读入基准电路网 表文件对其进行分析，然后用改进前后的SWK 测试生成算法为电路生成测试向量并 且进行故障模拟，最终给出测试向量生成时间及测试集的故障覆盖率，通过对所得的 实验数据进行比较分析可知改进后的算法具有可行性和实用性。 关键词：集成电路，单固定型故障，测试生成，SWK 测试生成算法 I I 万方数据 Abstract Abstract With the rapid development of technology of semi-conductor memory industry, deep sub-micron process and chip production process, the size of the circuit decreases and the integration and complexity of the circuit grows, so the test becomes particularly difficult in the high integrated circuit. Obviously, the traditional test generation algorithm is no longer effective or even suitable for the current IC. Consequently, the research of test generation is of great importance theoretically and practically. In fact, its main purpose is to find a novel and efficient test generation algorithm. In the early sixties, the problem of test generation has been solved for single stuck-at fault. However, theoreti