原创力文档- 1、本文档共5页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
基于FPGA的高精度多通道时间数字转换器设计 - 微电子学
第 卷第 期 微 电 子 学 ,
45 6 Vol.45 No.6
年 月
2015 12 Microelectronics Dec.2015
췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍
基于FPGA的高精度多通道时间数字转换器设计
1 1 1 1 1 1 1 1 2
, , , , , , , ,
王 巍 董永孟 李 捷 熊拼搏 周 浩 杨正琳 王冠宇 袁 军 周玉涛
( , ; , )
1.重庆邮电大学 光电工程学院 重庆 400065 2.重庆莲芯电子科技有限公司 重庆 400065
: , 、 。
摘 要 采用 芯片 实现了一种高精度 多通道时间数字转换器的设计
XilinxVirtex5FPGA
-
, ( ) 。 ,
每个通道配有一条抽头延迟线 每条延迟线由 个快速超前进位链 组成 布线后 延
64 CARRY4
, , 。
迟线成链状结构紧密排列 有效消除了布线路径带来的误差 降低了积分非线性和微分非线性误差
, , ,
仿真结果表明 设计的时间数字转换器的最低有效位约为26.35 s有效精度约为 14 sINL小于
p p
, 在 范围内。
4.3LSBDNL -0.8LSB~2.4LSB
: ; ; ;
关键词 FPGA 时间数字转换器 抽头延迟线 快速超前进位链
中图分类号: 文献标识码: 文章编号: ( )
TN79 A 1004-3365201506-0698-04
DesinofaHihResolutionandMultichannelTDCBasedonFPGA
g g
1 1 1 1 1 1
, , , , , ,
WANGWei DONGYonmen LIJie XIONGPinbo ZHOUHao YANGZhenl
文档评论（0）