数字电子31.PPT

项目2 数字钟的设计与制作 任务3 数字钟显示电路的制作——认识组合逻辑电路 3.1 必备知识 3.1.1 组合逻辑电路的分析与设计 3.1.2 编码器 3.1.3 译码器 3.1.4 数据选择器 3.1.5 数据分配器 3.1.6 数值比较器 3.1.7 加法器 3.1必备知识 在数字电路中，如一个电路在任一时刻的输出状态只取决于该时刻输入状态的组合，而与电路原有状态没有关系，则该电路称为组合逻辑电路。它没有记忆功能，这是组合逻辑电路功能上的特点。 3.1必备知识 在电路结构上，组合逻辑电路主要由门电路组成，没有记忆功能，只有从输入到输出的通路，没有从输出到输入的回路。 组合逻辑电路的功能除可以用逻辑函数表达式来描述外，还可以用真值表、卡诺图、逻辑图等方法进行描述。 本章首先讨论组合逻辑电路的分析方法和设计方法，然后讨论加法器、编码器、译码器、数据选择器和分配器、数值比较器等功能电路的工作原理、逻辑功能及其应用。 3.1.1组合逻辑电路的分析与设计 一、组合逻辑电路的分析 组合逻辑电路的一般分析步骤如图3.1.2所示。 3.1.1组合逻辑电路的分析与设计 [例3.1.1] 分析图3.1.2所示电路的逻辑功能。 3.1.1组合逻辑电路的分析与设计 （2）由表达式列出真值表 3.1.1组合逻辑电路的分析与设计 二、组合逻辑电路的设计方法 3.1.1组合逻辑电路的分析与设计 3.1.1组合逻辑电路的分析与设计 （4）画出逻辑图。根据要求不同，实现该设计要求的电路可有多个不同方案。 3.1.1组合逻辑电路的分析与设计 [例3.1.3] 设计一个电话机信号控制电路。电路有A（火警）、B（盗警）和C（日常业务）三种输入信号，通过排队电路分别从Y0、Y1、Y2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现。 解 （1）分析设计要求，列真值表 3.1.1组合逻辑电路的分析与设计 （2）由真值表写出 各输出的逻辑表达式： 3.1.1组合逻辑电路的分析与设计 （3）画出逻辑图。 3.1.1组合逻辑电路的分析与设计 [例3.1.4] 设计一个将余3 BCD码变换成8421BCD 码 的组合逻辑电路。 3.1.1组合逻辑电路的分析与设计 3.1.1组合逻辑电路的分析与设计 3.1.1组合逻辑电路的分析与设计 3.1.2 编码器 3.1.2 编码器 3.1.2 编码器 3.1.2 编码器 3.1.2 编码器 3.1.2 编码器 3.1.2 编码器 一、数据分配器的原理 数据分配器的逻辑功能是，将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。 数据分配器的逻辑框图及等效电路如图3.5.1所示。 通道地址选择码的位数n与数据输出端的数目m有如下关系 m=2n 设mi为Cn-1，Cn-2，…，C0组成的最小项，则数据分配器输出与输入的逻辑关系为 Yi=miXi（i=0～m-1） 二、数据分配器的实现电路 数据分配器实际上是译码器(分段显示译码器除外)的一种特殊应用。译码器必须具有“使能端”，且“使能端”要作为数据输入端使用，而译码器的输入端要作为通道选择地址码输入端，译码器的输出端就是分配器的输出端。 作为数据分配器使用的译码器通常是二进制译码器。图3.5.2是将2/4线译码器作为数据分配器使用的逻辑图。 3.1.5 数据分配器 一、二进制译码器 1. 二进制译码器的工作原理和电路结构 表3.3.1 2线—4线译码器功能表 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 × × 0 0 0 0 0 1 0 1 0 0 1 1 A1 A0 输 出 输 入 3.1.3 译码器 由功