第9章可编程芯片8255A及其应用.pptVIP

第9章 可编程外围接口芯片8255A及其应用 §9.1 并行接口芯片概述 §9.2 8255A的工作原理 §9.3 8255A的基本应用 9.1 并行接口芯片概述 并行接口技术 并行接口的典型硬件结构包括： 1、一个或一个以上具有锁存或缓冲的数据端口； 2、与CPU进行数据交换所必须的控制和状态信号； 3、与外设进行数据交换所必须的控制和状态信号； 4、端口译码电路； 5、控制电路； 并行接口芯片 将数据的各位同时在多根并行传输线上进行传输，适于短距离、高速通信 §9.2 8255A的工作原理 与外设连接的引脚 PA7～PA0、PB7～PB0和PC7～PC0 与CPU连接的引脚 数据引脚：D7～D0 复位输入：RESET 片选信号：CS 端口选择的地址信号：A1和A0 读信号：RD 写信号：WR (2) A组和B组控制电路。 8255A的三个端口在使用时分为A、B组； A组包括A口8位和C口的高4位，B组包括B口8位和C口的低4位； 两组的控制电路中有控制寄存器，根据写入的控制字决定两组的工作方式， 也可以对C口的每一位置“1”或清“0”。 (4) 读/写控制逻辑。 8255A的读/写控制逻辑的作用是从CPU的地址和控制总线上接收有关信号，转变成各种控制命令送到数据缓冲器以及A组、B组控制电路，从而管理三个端口、控制寄存器和数据总线之间的传