第7章存储器、复杂可编程逻辑器与现场可编程门阵列.pptVIP

作业：P283-284 7.1.1 7.1.5 7.2.5 写入数据： 当Xi ＝ Yj ＝1时， T1、 T3、 T4、 T5均导通，此时可以对存储单元进行存取操作。 若DI＝0，电容充电； 若DI＝1，电容放电。 当Xi ＝ Yj ＝0时，写入的数据由C保存。 R/W=0, G1导通，G2截止 输入数据DI经G3反相，被存入电容C中。 读出数据： 当Xi ＝ Yj ＝1时， T1、 T3、 T4、 T5均导通，此时可以对存储单元进行存取操作。 读位线信号分两路，一路经T5 由DO 输出 ； 另一路经G2、G3、T1对存储单元刷新。 R/W=1, G2导通， G1截止， 若C上充有电荷，T2导通，读位线输出数据0；反之， T2截止，输出数据1。 刷新数据： 若读位线为低电平，经过G3反相后为高电平，对电容C充电； 若读位线为高电平，经过G3反相后为低电平，电容C放电； 当 R/W=1, 且Xi=1时， C上的数据经T2 、T3到达“读”位线，然后经写入刷新控制电路对存储单元刷新。 此时,Xi有效，整个一行存储单元被刷新。由于列选择线Yj无效，因此数据不被读出。 单管动态RAM存储单元电路如图： 当T导通时，电容CS上的信息被传送到位线上，或者位线上的数据写入CS中。 读出时，由于CW的存在，且CWCS，使位线上得到的电压远小于CS上原来存储的电压，因此，需经读出放大器对输出信号进行放大；同时，由于CS上的电荷减少，必须每次读出后要及时对读出单元进行刷新 （3）片选信号与读/写控制电路 当CS=0时，选中该单元.若R/W=1，三态门1、2关, 3开，数据通过门3传到I/O口，进行读操作； 当CS=1时，三态门均为高阻态，I/O口与RAM内部隔离。 若R/W=0，门1、2开，门3关，数据将从I/O口通过门1、2，向T7、T8写入，进行写操作。 8.1.1 RAM的结构与工作原理 2. RAM的操作与定时 自 学 8.1.2. RAM的扩展——位扩展和字扩展、全扩展 1. 位扩展 例 试用1024×1位的RAM扩展成1024×8的存储器。 分析：（1）需要1024×1的RAM多少片。 寻址范围： 00 0000 0000 ~ 11 1111 1111 (000H~3FFH) 2. 字扩展 例 试用256×4RAM扩展成1024×4存储器。 解： 需用的256×4RAM芯片数为： N=总存储容量/单片存储容量= =4（片） 用256×4RAM组成1024×4存储器 3、全扩展：字数加倍，位数也加倍的扩展方式。 例：将4K×4的RAM扩展为16K×8的存储系统。 片选地址线数=14–12=2 数据线数=位线数=8 8个芯片构成4组，每组2片。数据线D0～D7、片内地址线A0～A11，片选地址线A12 ,A13需2/4线译码器来译码。 7.2.3 RAM MCM6264 该芯片是摩托罗拉公司生产的静态RAM，28脚双列直插封装。 1024 ? 4位RAM（2114）的结构框图 4096个存储单元排列成64×64列的矩阵 地址译码器 输入/输出控制电路 参考资料： 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 A2 A1 A0 A3 A4 A5 A6 A7 A8 A9 CS GND VCC D3 D2 D1 D0 R / W RAM 2114 管脚图 故其容量为：1024字×4位（又称为1K ×4） RAM2114共有10根地址线，4根数据线。 7.3 复杂可编程逻辑器件(CPLD) 7.3.1 CPLD的结构 7.3.2 CPLD编程简介 * * 存储器、复杂可编程逻辑器 和现场可编程门阵列 7.1 只读存储器 7.2 随机存取存储器 7.3 复杂可编程逻辑器件 *7.4 现场可编程门阵列 *7.5 用EDA技术和可编程器件的设计例题 教学基本要求： 掌握半导体存储器字、位、存储容量、地址等基本概念。 掌握RAM、ROM的工作原理及典型应用。 了解存储器的存储单元的组成及工作原理。 概 述 半导体存贮器能存放大量二值信息的半导体器件。 可编程逻辑器件是一种通用器件，其逻辑功能是由用户通过对器件的编程来设定的。它具有集成度高、结构灵活、处理速度快、可靠性高等优点。 存储器的主要性能指标 读取速度快——存储时间短 存储数据量大——存储容量大 7.1 只读存储器 7.1 .1 ROM的 定义与基本结构 7.1.2 两维译码 7