基于FPGA 和ASIC 实现的不同路由器结构的MPSoC 比较.PDF

第 13 卷 第 6 期 太赫兹科学与电子信息学报 Vo1.13，No.6 2015 年 12 月 Journal of Terahertz Science and Electronic Information Technology Dec.，2015 文章编号：2095-4980(2015)06-0983-07 基于 FPGA 和 ASIC 实现的不同路由器结构的 MPSoC 比较 a,b a a a,b a 郭珍红 ，林 郁 ，贾 瑞 ，高同强 ，杨海钢 (中国科学院 a.电子学研究所，北京 100190；b.中国科学院大学 北京 100049) 摘 要 ：随着工艺特征尺寸的缩进，为了进一步提高数据处理速度，多核片上系统(MPSoC)成 为一种必然的选择。片上网络(NoC)作为多核片上系统的通信部分，其设计影响了整个系统的性能。 本文研究了 2 种不同的片上网络设计，探讨了路由器结构的改变对 MPSoC 性能的影响。对于采用 低延迟优化设计的路由器，通过 ModelSim 仿真得到数据帧的最优传输延迟减少了 6 倍。同时，分 别完成了该 MPSoC 的 FPGA 和 ASIC 实现，基于实现结果定量分析了在 0.13 µ m 工艺尺寸下 2 种实 现方式的面积和延时差距。结果表明，FPGA 实现与 ASIC 实现的面积比率大约为 29~33:1 ，延时比 率大约为 4.5~7.5:1 。 关键词 ：多核片上系统；片上网络；现场可编程门阵列 ；专用集成电路 ；面积 ；延时 中图分类号 ：TN911.73 文献标识码 ：A doi ：10.11805/TKYDA201506.0983 Comparison of MPSoC with different router architectures based on FPGA and ASIC implementation a,b a a a,b a GUO Zhenhong ，LIN Yu ，JIA Rui ，GAO Tongqiang ，YANG Haigang (a.Institute of Electronics，Chinese Academy of Sciences，Beijing 100190，China；b.University of Chinese Academy of Sciences， Chinese Academy of Sciences，Beijing 100049，China) Abstract ： With the scaling of Complementary Metal Oxide Semiconductor(CMOS) process ， Multi-Processor System-on-Chip(MPSoC) is becoming a preferable way to improve the rate of data