考勤成绩构成 第1章数字信号处理器(DSP).PPT

完全重叠进行。 现在的DSP普遍采用改进的哈佛结构，其结构、特点如下： （1）允许数据存放在程序存储器中，并被算术运算指令直接使用，增强了灵活性。 （2）指令存储在高速缓冲器(Cache)中，当执行本指令时，不需要再从存储器中读取指令，节省一个机器周期的时间。 2．流水线操作 由于DSP芯片采用多组总线结构，允许CPU同时进行指令和数据的访问。因此，可执行流水线操作。 执行一条指令，要经过取指、译码、取数、执行运算，需要若干个指令周期才能完成。流水线技术是将各个步骤重叠起来进行。即第一条指令取指、译码时，第二条指令取指；第一条指令取数时，第二条指令译码，第三条指令取指，依次类推。 例如，LF240x就可以实现4级流水线操作（图1.1）。 3. 专门的硬件乘法器和乘加指令MAC 在数字信号处理的算法中，大量的运算是乘法和累加，乘法和累加要占用绝大部分的处理时间。 例如，数字滤波、卷积、相关、向量和矩阵运算中，有大量的乘法和累加运算。 个人计算机：计算乘法需要多个周期用软件实现， DSP：设置了硬件乘法器以及乘加指令MAC，在单周期内取两个操作数一次完成乘加运算。 4. 特殊的指令 指令系统中，专为实现数字信号处理的算法设置了专门的特殊指令。 例如:DMOV指令，把指令的数据复制到该地址加1的地址中，原单元的内容不变，即数据移位，相当于数字信号处理中的延迟，例如x(n)的延迟为x(n-1)。 另一特殊指令LTD，在一个指令周期可完成LT、DMOV和APAC三条指令的内容。 此外，指令系统中设置了“循环寻址”及“位倒序寻址”指令和其他特殊指令，使得寻址、排序的速度大大提高，从而能方便、快速地实现FFT算法。 5.丰富的片内存储器件和灵活的寻址方式 片内集成Flash和双口RAM，通过片内总线访问这些存储空间，因此不存在总线竞争和速度匹配问题，大大提高了数据的读/写速度。 6. 独立的直接存储器访问(DMA)总线及其控制器 DSP为DMA单独设置了完全独立的总线和控制器 7. 高速的指令运行周期 采用上述措施，DSP指令周期可为几十ns至几ns，甚至1ns以下。 1.6 DSP的分类及主要技术指标 1.6.1 DSP的分类 DSP一般按以下三种方式分类。 1.按数据格式分 可分为定点芯片和浮点芯片两种。 定点DSP芯片按照定点的数据格式:16位、24位、32位。 定点DSP的特点：体积小、成本低、功耗小、对存储器的要求不高；但数值表示范围较窄，必须使用定点定标的方法，并要防止结果的溢出。 浮点DSP芯片:数据长度通常为32位、40位。 浮点数的数据表示动态范围宽，运算中不必顾及小数点的位置，因此开发较容易。但硬件结构相对复杂、功耗较大，且比定点DSP芯片的价格高。 在对数据动态范围和精度要求较高的系统中，使用浮点DSP芯片。 不同的DSP的浮点格式不一定完全一样，如IEEE的标准浮点格式（如摩托罗拉的MC96002）、自定义的浮点格式（如TI公司的TMS320C3X）。 2. 按照用途分类 DSP按照用途分类可分为：通用型和专用型。 通用型：适用于普通的数字信号处理应用。 专用型：适用于不同的数字信号处理运算或特定的应用场合。例如，数字卷积、数字滤波、FFT等。 1.6.2 DSP的主要技术指标 种类繁多，结构差别大，不同厂商的产品指标甚至不具备可比性，因此，下述技术指标只是从不同角度描述了DSP的处理能力或技术性能，仅作为系统设计时的一种参考。 1.时钟频率 要考虑两个方面： (1) DSP内部工作主频，真正的工作频率。一般是内部主频越高，DSP的数据处理速度越快。 (2) DSP的外部时钟频率，这是DSP片外所加的实际时钟频率，这个时钟频率一般要经过DSP内部的锁相环倍频至DSP的内部工作主频。外部时钟频率低有利于减少外部电路间的干扰，使PCB布线容易。所以一般是外部时钟频率低（减少干扰），内部时钟频率高（提高处理速度）。 2.机器周期 执行一条指令所需要的时间。DSP的大部分指令是单周期指令，即执行时间为一个机器周期。也反映了DSP的数据处理速度。 3.MIPS 目前，最通常使用的是MIPS（Millions of Instruction Per Second），即每秒执行的百万条指令。它综合了时钟频率、DSP并行度、机器周期等描述DSP处理速度的指标。 可从MIPS来计算机器周期： 例如，TMS320LF2407A的MIPS为40MIPS，其机器周期为25ns。 4.MOPS Millions of Operation Per Second－每秒执行的百万条操作。但是操作次数并不等于指令条数。一般完成一条指令需要若干次操作。但是不同的DSP对于操作的定义不同，不同指令所需要完成的操作次数也