数字逻辑A3李.ppt

GUET School of Information Communications 数字逻辑A 正逻辑：高电平→1；低电平→0。 负逻辑：高电平→0；低电平→1 。 一、二极管伏安特性 3、CMOS门 （1）与非门 （3）CMOS与门 二 漏极开路门电路（OD） 四、TTL电路的改进系列  实际应用中，由于外界干扰、电源波动等原因，可能使输入电平VI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。 (3) 输入噪声容限 高电平噪声容限是指在保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声电压(负向干扰)，用VNH表示： 低电平噪声容限:是指在保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压(正向干扰)，用VNL表示： VNL = VIL,max－VIL VNH = VIH－VIH,min 1输出 0输出 1输入 0输入 VOH,min VIH,min VNH VIL,max VOL,max VNL 1 1 VI VO 输入低电平噪声容限：VNL=VIL,max－VOL,max 输入高电平噪声容限：VNH=VOH,min－VIH,min TTL系列门电路前后级 联时的输入噪声容限为： VNL=0.8V－0.5V=0.3V VNH=2.7V－2.0V=0.7V 5V 2.7V 0.5V 0V 5V 2V 0.8V 0V vI/V 2 1 0 1 2 A iI/mA B 图3-4-4 输入特性曲线 C IIS 　　２．TTL与非门输入特性 　　输入特性是指输入电压和输入电流之间的关系曲线。图3-4-4中，输入电流iI以流出输入端为正方向。 　　AB段：vI0.6V，T2和T4截止，T1深饱和，故 　　变化规律为： 输入短路电流: 输入端接地时流经输入端的电流IIS称为。 BC段：1.3V≤vI≤1.5V，T4开始导通，vB1被钳定在2.1V，T1工作于倒置状态。输入电流由正方向急剧转为反方向，约为10μA左右。之后，随着vI继续上升，iI还会有微小增加。 IIS IIH 输入高电平电流: VI=VIH=3.4V IIH＜40μA。 R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y 图3-4-1 CT54/74系列与非门 　　3．TTL与非门输入负载特性 RI/kΩ 2 1 0 1 4 VI/V 图3-4-4 输入负载特性曲线 2 3 RON Roff Roff Ron R4 A VCC T4 T3 D4 R2 T2 R3 T1 B C R1 Y 图3-4-1 CT54/74系列与非门 　　TTL与非门的输出特性反映输出电压vO与输出电流iO的关系。其中输出电流规定灌入电流为正方向。 　　4．TTL与非门输出特性 开态时：T4饱和。iO增加时，T4的饱和程度减轻，输出低电平略有增高，如图中的0A段，输出电阻约10～20Ω。AB段表示T4已脱离饱和区，输出低电平增加较大，不能正常工作。 关态时：T4截止，T3 、D4导通。负载电流为拉电流。输出电阻在100Ω左右。输出拉电流增加时，输出高电平减小。 IOLmax≈12mA IOHmax≈0.8ma iO/mA 3 1 0 10 vO/V A 图3-4-5 TTL与非门输出特性 B 2 20 30 40 iO/mA 3 1 0 1 vO/V 2 2 3 (a) 开态时 (b) 关态时 0.7 2.7 tPHL tPLH 图3-4-6 延迟时间 vI vO 　　5．平均延迟时间 　　由于晶体管开关时间的影响，门电路的输出和输入之间存在延迟，即导通延迟时间tPHL和截止延迟时间tPLH，平均延迟时间为它们的平均值： 　　6．电源特性－－动态尖峰电流 　　TTL集成电路的工作电源是＋5V，允许±10%波动，即 Vcc=4.5~5.5V vI 图3-4-7 电源动态尖峰电流 t O iE t O IEH IEL IEM IEM 　　当输入电压由高电平变为低电平时，会出现T1、T2、T3、D4、T4同时导通的瞬间状态，电源电流出现瞬时最大值 典型数值约为32mA，称为动态尖峰电流。IEM在一个周期内的平均值为 图3-4-8 74LS00与非门实物图 图3-4-9 74LS00与非门结构图 表3-4-1 74LS00与非门参数表 三、TTL与非门的其它主要参数 1.扇入系数NI 扇入指输入端的个数，一般TTL为2~8个。 2.扇出系数NO 指输出端最多能带同类门的个数。 要求：前级门在输出高、低电平时，要满足其输出电流IOH和IOL均大于或等于N个后级门的输入电流的总和。 计算：①输出为高电平时，可以驱动同类门的数目N1； ②输出为低电平时，可以驱动同类门的数目N2； ③