原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
长安大学 电子与控制工程学院 电子科学与技术系
实验四 七段数码管译码扫描显示
一、实验目的：
通过对译码和串行扫描电路的设计，理解多位数码管串行扫描输出的工作原
理以及七段数码管的译码以及串行扫描输出的设计方法。
二、实验条件：
1. 安装 WindowsXP 系统的 PC 机；
2. 安装 QuartusII6.0 EDA 软件；
3. GW48 型 SOPC 开发平台；
三、实验要求：
通过 VHDL 编程，实现 7 段数码管的译码输出，并通过所设计的串行扫描
控制，对 8 个 7 段数码管扫描输出，要求 8 个数码管从左到右分别显示“1”、“2 ”、
“3 ” 、“4 ” 、“5 ” 、“6 ” 、“7 ” 、“8”，并且每一位都对应有一个显示控
制端，当控制端为高电平时，对应数码管点亮，否则熄灭。具体接口如下所示：
Scan8Led clk ：时钟输入端，此信号是 串行扫描的
同步信号。
clk led_addr[7..0] data_control[7..0] ：8 个分别控制数码管
data_control[7..0] seg7_data[6..0]
显示的输入信号；
inst led_addr[7..0] ：对 8 个数码管进行串行扫
描的输出控制信号；
seg7_data[6..0]：驱动7 段数码管各显示段的输出信号；
首先在 QuartusII 上进行功能和时序仿真，之后通过器件及其端口配置下载
程序到 SOPC 开发平台中。在硬件实现中，要求：
1. 用实验平台的 8 个数码管输出显示(共阴接法) ，并且用其下方的 8 个按键分别
控制对应数码管的显示与否。
注：采用 I/O 模式 5 实现输入控制和输出显示方式。
为了实现数码管的串行扫描，必须把数码管连接成
串行控制输出电路，我们可以通过I/O 板上的跳线实
现此操作，如右图所示，把模式数码管右方的跳线
此跳线必须下置，以实现
(JP24) 向下连接即可。 数码管的串行扫描接法，
具体电路如附录所示
- 1 - 制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
2. 扫描所用的时钟信号采用实验平台的 clock0 时钟资源：
I/O 板上的 clock0
时钟资源
可以通过跳线选择不同的时钟频率，clock0 的时钟范围是0.5Hz～20MHz 。
此频率不能选择的太高或太低，频率太低将不满足人眼视觉暂留特性的要求，频
率太高，器件速度跟不上，地址和数据无法在 1 个时钟周期大部分时间内对准，
造成显示模糊不清。同学们可以调节此跳线观察显示结果。
注：开发平台的适配板上有 20MHz 时钟资源，通过适配板上的跳线可以选择采
用适配板的固定 20MHz 频率信号或者 I/O 板上的 clock0 时钟资源(此两类时钟在
管脚映射表中都称为 clock0)，适配板上的跳线如下所示：
适配板
跳线置右：连接 I/O 板上的 clock0；
跳线置左：选择适配板上的 20MHz
时钟。
四、实验步骤：
1. 打开 QuartusII 软件，建立一个新的工程：
1) 单击菜单 File\New Project Wizard…
文档评论（0）