电子学概说5_0-5.DOC

§5 微電子技術 積體電路 微電子技術的核心為半導體製程。半導體製程結合了物理、化學、電子及電腦輔助設計等先進科技，用以製造生產各式的電子元件。 1958年基爾比構想並製造出第一個積體電路來。與其他兩位在半導體研究上亦有傑出貢獻的科學家，共同獲頒2000年諾貝爾物理獎。 積體電路(integrated circuit，IC)：每個個別式(discrete)元件都用半導體技術製造完成，並將整個電路的元件，於單一個半導體的晶片(chip)上完全製造出來，以達到電路小型化及高產能的效益，此為積體電路。 積體電路所涉及的尺度非常微小，以微米(μm)為單位，所以又稱微電子技術(microelectronics technology)。利用此一技術，可將數百萬個電晶體，容納在一小片面積不到1cm×1cm的小晶片上。 積體電路的概分：小型積體電路(SSI)：每個晶片含有100以內元件。中型積體電路(MSI)：100~1000；大型積體電路(LSI)：1000~10000；超大型積體電路(VLSI)：1萬以上；極大型積體電路(ULSI)：10萬以上。2000年的電腦CPU晶片上已含有4200萬個電晶體。 積體電路的製作流程：如圖所示 首先，製備出高純度的半導體晶柱，長度約1m，目前直徑最大到12吋。 將晶柱切片成為晶圓(wafer)，厚度約0.7mm，並研磨拋光，以便後續的製程處理。 一般所稱的半導體廠大都指執行晶圓製程的工廠，其製程包含： 氧化、擴散、離子佈植：晶圓先置於1000至1200℃的高溫爐中氧化，在表面上生長出一層氧化物(SiO2)。然後在其表面上均勻地塗布一層感光乳劑。 微影照像：將刻劃有電路圖樣的光罩(mask，類似底片，但為玻璃或金屬材質)置於晶圓的上方，以深紫外線作為光源，利用精密的光學系統，透過光罩，將電路圖樣縮小印在晶圓上的指定區域。曝光的感光乳劑形成硬模，用以保護在其下方的氧化物。 蝕刻：使用酸或高熱氣體以除去未曝光的感光乳劑和其下方的氧化物，作為摻雜區域。在完成酸蝕過程後，再使用溶劑將感光乳劑保護層剝除，以露出其蓋護下的氧化層。這時晶圓表面所蝕刻出的導電和絕緣區域的圖樣，就是光罩所刻電路圖樣的縮小翻版。 薄膜沉積：利用上述光罩和酸蝕的方法，再行蒸鍍加上一層不同物質的薄膜圖樣。這層薄膜材質可以是矽或金屬等。另在預留的摻雜區域摻入雜質原子，使成為n型或p型半導體。 疊加：重複以上的步驟，按需要疊加層數，構成三維的電路結構。當前所製出的最複雜的積體電路甚至加到二十多層。 電極：在特留的空隙處，蒸鍍金屬(常用鋁)，作為電極或連接導線之用。 待將製成的半導體元件檢測完成，即可將晶圓切割成晶片(chip)或晶粒(die)，此為一完整的電路。一個晶圓可以同時製作出上百個完全相同的晶片。 再將這些晶片個別的連接導線(0.025mm的鋁線或金線)、封裝(封裝在塑膠殼內，作為保護之用)即完成一實用的積體電路。 在IC製作中使用的晶圓面積愈大，則一次製作所能產出的晶片數目就愈多，每個晶片分擔的成本就愈低。現時已進行商業化生產的最大晶圓直徑為12吋。同時在晶片上所蝕刻的線條尺寸愈微小，得到的晶片可以愈小並且愈省電。目前已發展出0.13微米的製程，並朝更小的尺寸(次微米、奈米)進行研發。 積體電路技術的進展 年代 1988 1991 1994 2000 晶圓尺寸(直徑，英吋) 6 6 8 12 晶粒尺寸(cm2) 0.3 0.8 2.0 10 元件密度(百萬個/cm2) 10 20 30 60 電子學概說 [頁24]