- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字逻辑课程教学大纲
《数字逻辑》教学大纲
一、基本信息
课程代码: 1252612 课程性质: 专业限选课 课程名称: 数字逻辑 Digital Logic 学时/学分: 32/2 开课时间: 大二(下) 适用对象: 计算机科学与技术、网络工程、软件工程、信息安全等专业 先修课程: 大学物理1.1数字电路1.2数制及其转换
1.3二-十进制代码(BCD代码)
1.4算术运算与逻辑运算
第2章 逻辑函数及其简化 (支撑课程目标1、2)
重点内容:逻辑代数的各种表达形式,逻辑代数的三个规则和常用公式,逻辑代数的化简方法,卡诺图法。
难点内容:简单逻辑命题建立逻辑函数的方法。
教学要求:掌握逻辑代数基本定理、基本规则和常用公式,掌握用代数法和卡诺图法简化逻辑函数的方法,掌握由简单逻辑命题建立逻辑函数的方法。
2.1逻辑代数
2.2逻辑函数的简化
第3章 集成逻辑门 (支撑课程目标1)
重点内容:二极管与三极管的开关特性。TTL集成逻辑门的主要外部特性。
难点内容:二极管和三极管的开关特性,TTL集成逻辑门的工作原理。
教学要求:了解二极管和三极管的开关特性,掌握通用数字集成电路的分类,了解TTL门的工作原理、主要外特性。
3.l晶体管的开关特性
3.2 TTL集成逻辑门
第4章 组合逻辑电路 (支撑课程目标3、4)
重点内容:组合逻辑电路概念、组合逻辑电路的分析与设计方法,全加器、编码器、译码器、数值比较器、数据选择器等常用组合逻辑功能器件,采用常用的小规模、中规模集成器件进行组合逻辑电路设计。
难点内容:组合逻辑电路的冒险现象,产生冒险的原因,判断与避免冒险的方法。
教学要求:掌握中规模组合逻辑器件的逻辑功能与T触发器的空翻与主从J-K触发器主触发器的一次翻转现象, 了解不同类型集成触发器的转换方法。重点掌握集成触发器的应用。
5.l基本触发器
5.2钟控触发器
5.3主从触发器
5.4边沿触发器
第6章 时序逻辑电路 (支撑课程目标3、4)
重点内容:时序电路的分析方法:驱动方程、输入方程、状态转移方程、状态转移表、状态转移图和时序图,常用时序电路:寄存器、移位寄存器、同步计数器等。时序电路的设计方法:设计原则和一般步骤,采用小规模集成器件设计同步计数器,采用中规模集成器件设计任意模值计数(分频)器。
难点内容:小规模同步时序逻辑电路分析方法,采用中规模集成器件实现任意模值计数(分频)器的方法。
教学要求:掌握时序逻辑电路的基本概念,掌握小规模同步时序逻辑电路分析和设计方法,掌握采用中规模集成器件实现任意模值计数(分频)器的方法。
6.l时序逻辑电路概述
6.2时序逻辑电路分析
6.3时序逻辑电路设计
第7章 VHDL与数字逻辑设计 (支撑课程目标3、4、5)
重点内容:VHDL语言的基本结构、数据类型、语句和设计方法。
难点内容:可编程逻辑器件,现代数字系统设计方法,VHDL中的并行语句。
教学要求:了解可编程逻辑器件和现代数字系统设计方法,掌握运用EDA工具及VHDL硬件描述语言进行简单数字逻辑设计。
7.1 可编程逻辑器件和硬件描述语言概述
7.2 VHDL 基本数据类型和运算操作符
7.3 VHDL中的顺序语句和并行语句
7.4 VHDL数字逻辑电路设计举例
六、教学安排
该课程每周2学时,16周, 32学时为课堂授课教学时间。实验实践单独设课,同时开设开放实验。建议教学进度如下:
章节 学时数 第1章 绪论 1 第2章 逻辑函数及其简化 5 第3章 集成逻辑门 1 第4章 组合逻辑电路 7 第5章 集成触发器 4 第6章 时序逻辑电路 8 第7章 VHDL与数字逻辑设计 4 复习或弹性教学 2
七、课内实验内容、要求及学时
没有课内实验,基础实验单独开设,VHDL实验通过开放实验开设。
请删除此黄色高亮。如果有课内实验,请填写下表;如果没有,则删除下表,并用文字适当说明。
序号 课内实验内容 实验要求 学时数 1 2
八、教学方法与手段
以课堂理论教学为主,实验实践为辅。课堂理论教学以多媒体课件为主,黑板板书为辅。在教学过程中注重能力的培养,以实际应用系统为例,提高理论教学实用性,提高学生分析和解决实际问题的能力。另外,本课程开设Blackboard电子教学平台,学生可以进行自主学习、提交作业、讨论问题。鼓励学生参加开放实验,在平时VHDL实验作业基础上进一步提高EDA设计能力。
九、考核方式及成绩评定
考核方式:期末考试闭卷,平时作业、出勤、课堂情况,VHDL实验作业。
成绩评定标准:总成绩(百分制)=平时成绩×30%+VHDL
您可能关注的文档
最近下载
- (2025年)村干部考试试题.docx VIP
- 项目核心筒内爬式液压布料机施工方案.pdf VIP
- 物流师(二级):配送管理三.docx VIP
- 限制类医疗技术(2025年版)及相关管理要求.docx VIP
- 2025上海市宝山区高三英语二模试题及答案.docx VIP
- 2025上海市长宁区高三英语二模试题及答案.pdf VIP
- 心悸ppt课件_原创精品文档.pptx VIP
- 【2025届上海高三英语二模】2025届上海市浦东新区高三英语二模试卷与答案.pdf VIP
- 多级逆流双极膜电渗析系统再生酸碱操作规范.docx VIP
- 2025四川泸州古蔺县人民法院招聘劳务派遣制审判辅助人员10人考试备考试题及答案解析.docx VIP
文档评论(0)