- 1、本文档共5页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
vhdl数据类型转换
HYPERLINK /vhdl/vhdl-225.htm /vhdl/vhdl-225.htm
VHDL数据类型的转换
3.数据类型的转换在VHDL程序中,不同类型的对象不能代入,因此要进行类型转换.类型转换的方法有:(1)类型标记法.用类型名称来实现关系密切的标量类型之间的转换.例如: VARIABLE x:INTEGER;VARIABLE y:REAL;使用类型标记(即类型名)实现类型转换时,可采用赋值语句:x :=INTEGER(y); y :=REAL(x).(2)类型函数法.VHDL程序包中提供了多种转换函数,使得某些类型的数据之间可以相互转换,以实现正确的赋值操作.常用的类型转换函数有:★CONV_INTEGER ( ):将STD_LOGIC_VECTOR类型转换成INTEGER类型.★CONV_STD_LOGIC_VECTOR( ):将INTEGER类型,UNSIGNED类型或SIGNED类型转换成STD_LOGIC_VECTOR类型.★TO_BIT( ):将STD_LOGIC类型转换成BIT类型.★TO_BIT_VECTOR( ):将STD_LOGIC_VECTOR类型转换BIT_VECTOR类型.★TO_STD_LOGIC( ):将BIT类型转换成STD_LOGIC类型.★TO_STD_LOGIC_VECTOR( ):将BIT_VECTOR类型转换成STD_LOGIC_VECTOR类型.注意:引用时必须首先 打开库和相应的程序包.该函数由STD_LOGIC_UNSIGNED程序包定义该函数由STD_LOGIC_ARITH程序包定义以下函数由STD_LOGIC_1164
-0-----------------------------------------------
类型转换类 型 变 换 函 数由STD_LOGIC_VECTOR转换成INTEGERSTD_LOGIC_UNSIGNED包含集CONV_INTEGER(A)由INTEGER,UNSDGNED,SIGNED转换成STD_LOGIC_VECTOR由UNSIGNED,SIGNED转换成INTEGERSTD_LOGIC_ARITH包集合CONV_STD_LOGIC_VECTOR(A,位长)CONV_INTEGER(A)由BIT_VECTOR转换为STD_LOGIC_VECTOR由STD_LOGIC_VECTO转换为BIT_VECTOR由BIT转换成STD_LOGIC由STD_LOGIC转换成BITSTD_LOGIC_1164包集合TO_STDLOGICVECTOR(A)TO_BITVECTOR(A)TO_STDLOGIC(A)TO_BIT(A)功 能函 数 名由STD_LOGIC_VECTOR变换成INTEGER的实例LIBRARY IEEE;USE IEEESTD_LOGIC_1164.ALL;USE IEEESTD_LOGIC_UNSIGNED.ALL;ENTITY add5 ISPORT (num:INSTD_LOGIC_VECTOR (2 DOWNTO 0);┇);END add5;ARCHITECTURE rtl OF add5 ISSIGNAL in_num:INTEGER RANGE 0 TO 5;┇BEGINin_num=CONV_INTEGER (num);位矢量转换成整数变换式┇END rtl;^0^
------------------------
函????数????名????????????????????????????????????功??????????能
STD_LOGIC_1164包集合??????????
TO_STDLOGICVECTOR(A)?由BIT_VECTOR转换为STD_LOGIC_VECTOR
TO_BITVECTOR(A)???????????由STD_LOGIC_VECTO转换为BIT_VECTOR
TO_STDLOGIC(A)?????????????由BIT转换成STD_LOGIC
TO_BIT(A)?????????????????? ???由STD_LOGIC转换成BIT
STD_LOGIC_ARITH包集合
CONV_STD_LOGIC_VECTOR(A,由INTEGER,UNSDGNED,SIGNED转换
位长)?????????????????????????????????????? STD_LOGIC_VECTOR
CONV_INTEGER(A)?????????????????由UNSIGNED,SIGNED转换成INTEGER
STD_LOGIC_UN
您可能关注的文档
- flash动画设计教程:3.1——遮罩运用打造旋转地球.doc
- FIR带通滤波器设计FPGA实现.doc
- flash驱动编程与实验.ppt
- FPGA 对DDR 控制研究.doc
- FPGA_ASIC-以太网到多路E1适配电路设计与FPGA实现.doc
- FPGA二进制转bcd设计和验证.doc
- FPGA在mif文件创建与使用中应用.doc
- FPGA设计与应用_VHDL3.ppt
- FPGA设计与应用教学.ppt
- FPGA设计流程简介与设计注意事项.ppt
- 《JJF 2132-2024荧光紫外灯人工气候老化试验装置校准规范:辐射照度参数》.pdf
- JJF 2120-2024轮速传感器校准规范.pdf
- 计量规程规范 JJF 2120-2024轮速传感器校准规范.pdf
- 《JJF 2129-2024钙钛矿太阳电池校准规范:光电性能参数》.pdf
- JJF 2129-2024钙钛矿太阳电池校准规范:光电性能参数.pdf
- 《JJF 2120-2024轮速传感器校准规范》.pdf
- JJF 2117-2024沥青混合料理论最大相对密度仪校准规范.pdf
- JJF 2116-2024特定蛋白分析仪校准规范.pdf
- 《JJF 2116-2024特定蛋白分析仪校准规范》.pdf
- 计量规程规范 JJF 2117-2024沥青混合料理论最大相对密度仪校准规范.pdf
文档评论(0)