一种SRAM读取时间自测试电路及测试方法.pdfVIP

ELECTRONICS WORLD ・技术交流 一种SRAM读取时间自测试电路及测试方法 西安紫光国芯半导体有限公司 拜福君 段会福 付 妮 李晓骏 【摘要】 本文设计了一种SRAM读取时间自测试电路及测试方法，通过增加一个延时扫描电路、一个比较器和一个计数器，可以自动扫描并 快速地找到与SRAM读取时间最近接的延时，通过测量由该延时组成的环形振荡器的振荡周期从而得到SRAM的读取时间。这种测试方法避 免了测试时频繁的人工操作介入，测试效率高，并且由于采用固定延时单元和具有多个可选延时的单元的组合方式，在保证较大的测量范围 的前提下，节省版图面积。 【关键词】 SRAM；读取时间；自测试 一、引言 静态随机存储器(SRAM: Static Random Access Memory)在集成 电路领域有广泛应用。读取时间是其重要的时序参数指标，表征了 读操作时从时钟信号上升沿到输出数据有效的延时。 如何对SRAM 的读取时间进行实测？內自建测试电路技术 (BIST) [1]通过搭载在芯片上的硬件电路实现存储器的高速测试，虽 然实现了测试自动化，但只能证明SRAM功能正常，无法测量其读 取时间。因此为了测试SRAM的读取时间，只能在SRAM读操作时 对输出数据在不同的延时之后进行采样并将采样结果与SRAM输出 图1 SRAM读取时间自测试电路图 [4] 数据作比较 。如果该延时大于读取时间则采样数据与SRAM输出 数据相同。通过不断的调整采样延时可以找到使采样数据正确的最 三、延时的扫描和确定 小延时作为SRAM读取时间的测量值。这个原理在实际应用时需要 克服的难点包括：一、测量过程比较繁琐，需要测试人员不停地改 延时的扫描和确定是SRAM读取时间测试的难点。 变延时电路直到找到合适的延时使得数据采样电路的结果正确，整 图2是延时扫描电路的原理图，延时扫描电路由固定延时电路DEL_ 个测试比较耗时；二、延时电路本身延时的大小需要准确的测量； FIX和具有多个可选延时的可调延时电路DEL_STEP 串联而成。延时 三、为了获得较大的测量范围和测量精度，必须要放置大量的延时 扫描电路的延时tD=tDF+tDT ，其中tDF为固定延时电路的延时，tDT为 电路，造成芯片面积的浪费。 可调延时电路的延时。可调延时电路的延时tDT=tDTmin+N*tDS ，其中 针对上述技术难点，本文提出的SRAM读取时间自测试电路及 tDTmin为延时最小值，tDS为可调步长。则tD=tDF+ tDTmin+N*tDS，其中 测试方法可以对延时做自动扫描从而快速准确测量出SRAM的读取 N为计数器的计数值，满足N为自然数且0≤N≤M 。整个延时扫描的范围 时间。 是[tDF+tDT , tDF+tDT +M*tDS]，在测试电路设计时务必保证预期的 min min SRAM读取时间包含在该范围内并留有余量。 二、SRAM读取时间自测试电路 本文提出的SRAM读取时间自测试电路如图1所示，包括待测 的SRAM、一个二路选择器MUX 、一个延时扫描电路DEL_TRIM 、 一个锁存器DFF 、一个比较器COMPARATOR 、一个计数器COUN- 图2 延时扫描电路原理图 TER和其他一些电路。 待测SRAM连接至输入地址信号A 、输入写信号WEN 、输入片 选信号CEN、输入时钟信号CLK、输入数据D和输出数据Q ； 二路选择器用于测试电路模式的切换，由测试模式选择信号 OSC_EN控制。