任务一：设计一个计数、译码、显示电路（p184 设计课题1）.PPT

第三阶段实验任务：第11周～第12周 第三阶段实验任务：第11周～第12周 计数器的设计 设计的具体要求： ① 拟定组成框图，确定方案，要求使用的器件少，成本低； ② 设计并安装电路，要求布线整齐、美观，便于级联与调试； ③ 测试逻辑功能； ④ 画出逻辑电路图； ⑤ 写出设计性实验报告。 第二阶段选做 74194功能表 绘出波形图如下： 设计的具体要求： ① 拟定组成框图，确定方案，要求使用的器件少，成本低； ② 设计并安装电路，要求布线整齐、美观，便于级联与调试； ③ 测试逻辑功能； ④ 画出逻辑电路图； ⑤ 写出设计性实验报告。 用中规模IC设计计数器 （参考p184） 任务一：设计一个计数、译码、显示电路 （p184 设计课题1） 任务一：设计一个计数、译码、显示电路 （p184 设计课题1） 功能要求： 1）K1置数：递增置数0；递减置数8。断开时转到计数状态。 2）加减控制K2: 断开时递增，闭合时递减。 3）计数规律：递增：0-1-2…-8。递减：8-7-6…-0。 4）数码管显示计数的值 5）扩展功能：去掉K2，自动实现加减可逆计数。 计数规律是0-1-…-8-7-….0。 74LS191 引脚图 74LS191 是双时钟加/减十进制同步计数器，其功能表为： 减计数 1 1 0 保 持 X X X 1 加计数 0 1 0 置 数 X 0 0 0 14脚 5脚 11脚 4脚 操 作 CLOCK D/U LOAD EN_G DataD是最高位，DataA是最低位。 RIPPLE CLOCK是加减计数进/借位反相输出端; MAX/MIN 是加减计数进/借位同相输出端。 74LS191时序图 给定的主要器件 74LS00 2片，74LS191 2片，74LS04 2片，74LS74 2片，4511 2片，发光二极管 4只，数码显示器BS202 4只。 任务二：设计一个具有自启动功能的模8左移扭环形计数器电路 （p185 习题6.6.8 ） 功能要求： 1）要求自启动。 2）左移扭环形计数器。 3）计数规律：模8 。 4）数码管显示计数的值 4位双向移位寄存器74HCT194 2个控制端 s1s0 4个并行数据输入端 4个并行数据输出端 并行输入 1 1 左 移 0 1 右 移 1 0 保 持 0 0 S0 S1 功 能 控 制 信 号 × L × × × × L × L H H 7 H × × × × H × L H H 6 L × × × × × L H L H 5 并入并出 H × × × × × H H L H 4 × × H H H 3 保持 × × × × × × L L H 2 L L L L × × × × × × × × × L 1 DI3 DI2 DI1 DI0 右移DSR 左移DSL S0 S1 并行输入 时钟CP 串行输入 控制信号 输 出 输 入 清零 CR 序号 说 明 异步清0 左移1 左移0 右移0 右移1 DI0 DI0 DI1 DI1 DI2 DI2 DI3 DI3 例 时序脉冲产生器。电路如图所示,试分析其工作原理，画出Q0--Q3波形。 启动 解： 开始启动，信号为0，∴S1=1 此时S0=1，则194工作在“并入并出”状态，Q0-Q3=0111 启动信号撤除后为1，所以S1S0=01，则194工作在“右移”状态。DSR=Q3，故循环移位。因为Q0-Q3总有一个为0， ∴ S1S0一直等于01，数据不断右移。 CP Q0 Q1Q2 Q3 S1 S0CR DSR 74194 D0D1D2D3 1 1 0 1 1 1 0 1 1 1 状态转换图 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0111 1011 1101 1110 Q0Q1Q2Q3 由波形图可知，寄存器按固定的时序，输出低电平脉冲，所以称为时序脉冲产生器。其一个周期为四个脉冲。 给定的主要器件 74LS00 2片，74LS194 2片，74LS04 2片，4511 2片，发光二极管 4只，74LS74 2片，数码显示器BS202 4只。