224 基本二进制加法减法器图22(a)示出了补码运算二进制加法.pptVIP

2.2.4 基本的二进制加法/减法器 图2.2(a)示出了补码运算的二进制加法／减法器逻辑结构图.由图看到，n个1位的全加器（FA）可级联成一个n位的行波进位加法器.M为方式控制输入线，当M=0时，做加法（A＋B）运算；当M=l时，做减法（A-B）运算，在后一种情况下， A-B运算转化成[A] 补+[-B] 补运算，求补过程由B＋1来实现.因此图中是右边的全加器的起始进位输入端被连接到功能方式线M上，做减法时M=l，相当于在加法器的最低位上加1.另外图中左边还表示出单符号位法的溢出检测逻辑:当Cn=Cn-1时，运算无溢出;而当Cn≠Cn-1时，运算有溢出，经异或门产生溢出信号. ;两个二进制数字Ai,Bi和一个进位输入Ci相加,产生一个和输出Si,以及一个进位输出Ci＋1。表2.2中列出一位全加器进行加法运算的输入输出真值表。 根据表2.2 所示的真值表,三个输入端和两个输入端可按如下逻辑方程进行联系：;现在我们计算??个n位的行波进位加法器的时间延迟。假如采用图2.2(b)所示的一位全加器并考虑溢出检测,那么n位行波进位加法器的延迟时间ta为;2.2.5 十进制加法器;图2.3　十进制加法器; 设Si代表这样得到的4位二进制数和, Ci＋1为输出进位,而Si代表正确的BCD和, Ci＋1代表正确的进位,那么当ｘi＋ｙi＋Ci10时, Si＝Si 当Xi＋Yi＋Ci≥10时, Si＝Si＋6 　显然,当Ci＋1＝1或Si≥10时,输出进位Ci＋1＝1。因此,可利用Ci＋1的状态来产生所要求的校正因子; Ci＋1＝1时校正因子为6; Ci＋1＝0时校正因子为0。在图2.3(b)中,4位行波式进位的二进制加法器计算出和Si,然后Si经过第二级二进制加法器加上0或6,则产生最终结果Si。