课程名称硬件课程设计汇编.docVIP

课程名称：硬件课程设计硬件课程设计Hardwar Course Design 教学大纲 课程性质与任务 性质：本课程的授课对象为计算机科学与技术专业本科生，课程属性为专业必修课，是计算机系统类课程的重要组成部分，是计算机科学与技术专业重要的实践环节。该课程讲授硬件描述语言的综合知识和如何用硬件描述语言开发专用集成电路两大部分。同时为3-4年级“计算机接口与通信技术” 和“计算机体系结构”的学习打下基础，在计算机系统能力培养方面起着十分重要的作用。 教学目标：深刻领会硬件描述语言，掌握硬件描述语言的模块设计方法，能够运用硬件描述语言的3种描述方式，熟练进行数字系统设计和仿真及实现，能够设计简化的RISC CPU器件等。通过基本实验和基础实验使学生掌握实验平台和工具、掌握部件的设计方法和简单的RISC CPU的设计。 2．课程教学基本内容及要求 第一章 硬件描述语言模型的不同抽象级别 1、掌握：门级结构描述 2、理解：如何通过硬件描述语言的行为描述进行建模 3、了解：用硬件描述语言进行TOP-DOWN设计的方法 （二）教学及考核内容 1.1门级结构描述 1.2 硬件描述语言的行为描述建模 第二章 如何编写和验证简单的纯组合逻辑模块 （一）基本要求 1、掌握：加法器、比较器、多路器的设计 2、理解：乘法器的设计 3、了解：总线和总线操作 （二）教学及考核内容 2.1加法器、乘法器、比较器、多路器 2.2总线和总线操作 第三章 复杂数字系统的构成 （一）基本要求 1、掌握：基本和常用的数字逻辑电路的设计 2、理解：数据流动的控制 3、了解：在硬件描述语言设计中启用同步时序逻辑 （二）教学及考核内容 3.1运算部件和数据流动的控制逻辑 3.2数据在寄存器中的暂时保存 3.3数据流动的控制 第四章 同步状态机的原理、结构和设计 （一）基本要求 1、掌握：基本和常用的有限状态机 2、理解：用描述可综合的状态机 3 4.1状态机的结构 4.2 Mealy状态机和Moore状态机的不同点 4.3 如何用描述可综合的状态机 设计可综合的状态机的指导原则 1、掌握：典型的状态机实例 2、理解：状态机的置位与复位 3、了解：可综合风格的硬件描述语言模块实例 （二）教学及考核内容 5.1典型的状态机实例 5.2可综合风格的模块实例 5.3状态机的置位与复位 （一）基本要求 1、掌握：RISC_CPU结构RISC_CPU 操作和时序.1 RISC_CPU结构6.2 RISC_CPU 操作和时序6.3 RISC_CPU寻址方式和指令系统.4 RISC_CPU模块的调试设计性实验主要包括 2加法器、比较器和多路器等的设计实验 3时序逻辑电路的设计 4利用有限状态机进行时序逻辑的设计 5较复杂的组合与时序逻辑电路的设计 6 简单RISC-CPU的设计 通过实验，学生应全面掌握，特别是，将理论和实际应用切实结合起来。 讲授实验 2 如何编写和验证简单的纯组合逻辑模块 3复杂数字系统的构成 4同步状态机的原理、结构和设计 5设计可综合的状态机的指导原则 第一周 1深入理解用硬件描述语言进行设计的方法 2简化的 RISC_CPU设计 第二周 1简单的组合逻辑设计利用有限状态机进行时序逻辑的设计 贾熹滨 等编著.数字逻辑基础与Verilog硬件描述语言 (第 1 版)，清华大学出版社，2012年8月 何宾编著. EDA原理及Verilog实现(第1版)，清华大学出版社，2010年7月 9．本课程成绩的考核方式、成绩评定标准及其它有关问题的说明 采用百分制，总评成绩由平时成绩、实践设计成绩和实验报告三部分组成，平时成绩占10%，实践设计成绩占40%，实验报告成绩占50%。 10．其它类别问题的说明 大纲撰写人：吴磊 大纲审阅人：马礼 系负责人 ：刘高军 学院负责人：马礼 制定（修订）日期：2017年5月