基于FPGA的高速海量FIFO的设计.pdfVIP

( ) 　　中图分类号 :TP333 　　文献标识码 :A 　　文章编号 :1009 - 2552 2009 09 - 0095 - 03 基于 FPGA 的高速海量 FIFO 的设计 刘少华 , 陈明义 ( 中南大学 , 长沙 410083) 摘 　要 : 为了解决视频信号的大量存储及视频延时问题 , 研究了一种以DDR2 SDRAM 为存储体 的高速海量 FIFO 设计方法 。该方法通过采用 FPGA 对 DDR2 SDRAM 进行控制 , 以状态机来描述 其各种时序操作 , 来完成 DDR2 SDRAM 的命令和数据的接口, 从而实现数据的正确有序的存取 。 另外 , 流水式处理的方式 , 也保证了输入输出数据的连续性 。经过最终硬件的成型和下载调试 , 验证了该方