计算机接口第2章16.pptVIP

2.5 PCI总线标准 符号说明 in 标准输入信号 out 标准输出信号 t/s TRI-STATE 双向三态信号 s/t/s 一次只有一个信号驱动的低电平三态信号 o/d 漏极开路 # 低电平有效 PCI信号功能：数据处理、寻址、接口控制、 仲裁处理 32位PCI总线的信号线有100根，加上电源与地线引脚共144根 PCI要求主设备的引脚需49脚，从设备引脚47脚 2.5 PCI总线标准 系统信号 1）CLK in 总线时钟信号 2）RST# in 系统复位信号 地址和数据信号 1）AD[31:0] t/s 地址数据多路复用信号 2）C/BE[3:0]# t/s 总线命令与字节允许信号 3）PAR t/s 奇偶校验信号 接口控制信号 1）FRAME # s/t/s 帧周期信号 2）IRDY# s/t/s 主设备准备好信号 3）TRDY# s/t/s 从设备准备好信号 4）STOP# s/t/s 从设备要求主设备停止当前数据传输 5）LOCK# s/t/s 锁定信号 6）IDSEL in 初始化设备选择信号 7）DEVSEL s/t/s 设备选择信号 2.5 PCI总线标准 仲裁信号 1）REQ# out 总线请求信号 2）GNT# in 总线请求允许信号 错误报警信号 1）PERR# s/t/s 数据奇偶校验出错信号 2）SERR# o/d 系统出错信号 中断请求信号 INTx o/d 中断信号 (x=A，B，C，D） 高速缓存支持信号 1）SBO# in/out 试探返回 2）SDONE# in/out 预测命中一个缓冲行 2.5 PCI总线标准 64位扩展信号 1）REQ64# s/t/s 64位传输请求 2）ACK64# s/t/s 64位传输应答 3）AD[63:32] t/s 地址数据线扩展，提供32位附加位 4）C/BE[7:4] t/s 高32位总线命令和字节允许信号 5）PAR64# t/s 高32位奇偶校验信号， AD[63:32]、 C/BE[7:4] JTAG/边界扫描 1）TCK in 测试时钟 2）TDI in 测试数据输入 3）TDO out 测试数据输出 4）TMS in 测试模块选择 5）TRST# in 测试复位 2.5 PCI总线标准 2.5.4 PCI总线的基本操作 (1) 总线命令 (2) 命令的使用规则 (3) 总线协议 (4) 数据的传输过程 2.5.5 PCI总线的开发技术 (1) PCI总线的组件与产品简介 (2) PCI总线的开发工具 2.6 现代微机总线技术的新特点 2.6.1 多总线技术 在一个微机系统中同时存在几种性能不同的总线，并按其性能的高低分层次组织。 这种分层次的多总线结构，能容纳不同性能的设备，使微机系统的先进性与兼容性得到比较好的结合。 2.6 现代微机总线技术的新特点 2.6.2 总线的层次化结构 微处理器 第一级总线 CPU总线 AGP图形控制器 CPU总线与PCI总线桥 图形控制器 Cache控制器 Memory控制器 主存储器 数据缓冲器 高速缓冲器Cache 第二级总线 PCI总线 SCSI 控制器 Ethernet控制器 IDE 控制器 USB 控制器 PCMCIA 控制器 PCI-PCI桥接器 I/0支持 PCI-ISA桥接器 PCI-EISA桥接器 高速I/O I/0支持 PCI总线 EISA总线 ISA总线 第三级总线 本地总线 PCI可选槽口 光 盘 键 盘 串 口 声频 并口 游戏 低速I/O 2.6 现代微机总线技术的新特点 2.6.3 总线桥 在采用多个层次的总线结构中，由于各个层次总线的频宽不同，控制协议不同，故在总线的不同层之间必须有“桥”过渡，即要使用总线桥。 实现总线桥功能的是一组大规模集成电路专用电路，称之为PCI总线芯片组或PCI总线组件。 2.6 现代微机总线技术的新特点 2.6.4 多级总线下接口与总线的连接 CPU CPU总线 主存存储器 Host桥 AGP 高速I/O设备 PCI桥 本地总线 PCI总线 I/0设备接口 低速I/0设备 拓展存储器接口 拓展存储器 小 结 微机的基本组成（主板结构、总线的概念） CPU的基本工作原理（工作原理、寄存器、地址生成原理） PC系列微机总线简