第3章微处理器和其系统-1.ppt

第 3 章 8086／8088微处理器及其系统 3.1 8086／8088微处理器 8086是Intel系列的16位微处理器，8086有16根数据线和20根地址线，可以处理8位或16位数据，寻址1MB的存储单元和64KB的I／O端口。 在推出8086之后不久,Intel公司还推出了准16位微处理器8088。两者内部结构和基本性能相同。 BIU负责与存储器、I/O端口，即8086/8088CPU与存储器之间的信息传送。具体地说，即BIU负责从内存的指定部分取出指令，送到指令流队列中排队；在执行指令是所需的操作数，也由BIU从内存的指定区域取出，传送给EU部分去执行。 EU部分负责指令的执行。 BIU和EU可以并行工作，提高CPU效率。 (1)BIU监视着指令队列。当指令队列中有2个空字节时，就自动把指令取到队列中。 (2)EU执行指令时，从指令队列头部取指令，然后执行。如需访问存储器，则EU向BIU发出请求，由BIU访问存储器。 (3)在执行转移、调用、返回指令时，需改变队列中的指令，要等新指令装入队列中后，EU才继续执行指令。 8086／8088的内部寄存器编程结构共有13个16位寄存器和1个只用了9位的标志寄存器。 CS——代码段(Code Segment) DS——数据段(Data Segment) SS——堆栈段(Stack Segment) ES——附加段(Extra Segment) a) 4个通用数据寄存器： 5、指令周期：计算机完成对一条指令的读取并执行这一系列步骤所需要的时间。 指令周期包含一个或几个总线周期。 例如，执行一条8位寄存器乘法（MUL），这是一条两字节指令，需70－77个时钟周期的执行时间。 8086CPU引脚 1.AD15-AD0：分时复用的地址/数据总线 2.A19/S6-A16/S3：分时复用的地址/状态线 4： : 读信号 5： :写信号 6: ：存储器或I/O端口访问信号 7.Ready：准备就绪信号 8.INTR：中断请求信号 9. ：中断响应信号 10.NMI：非屏蔽中断请求信号 11. ：测试信号 12.RESET：复位信号 13.ALE：地址锁存允许信号 14. ：数据发送/接收控制信号 15. ：数据允许信号 16.HOLD：总线请求信号 17.HLDA：总线请求响应信号 18. ：工作模式选择信号 19.CLK：主时钟信号 20.Vcc：CPU+5V电源 21.GND：电源地 最大模式系统时24－31引脚重定义如下： 22. :总线周期状态信号 23. ：封锁信号 24. ：请求/同意信号 25.QS1，QS0：指令队列状态信号 一、最小模式系统 最小模式是一个以8086为主体的单处理器系统，所有控制信号均由CPU直接提供。 最小系统的硬件包括: 一片8284A作为时钟发生器； 三片8282（或74LS373）作为地址锁存器； 两片8286/8287作为数据收发器。 最小工作模式的典型配置 8282锁存器与8086的连接 最小模式系统中的总线操作 8086CPU为了要与存储器或I/O端口交换数据，需要执行一个总线周期，这就是总线操作。 总线操作可以分为总线读操作和总线写操作。读操作是CPU从存储器或I/O端口读取数据，写操作是CPU将数据写入存储器或I/O端口。 最小模式系统中的总线写操作时序 最小模式系统中的总线读操作时序 二、最大模式系统 与最小模式区别是系统中增设了总线控制器8288和总线仲裁器8289。这样可以构成以8086CPU为中心的多处理器系统。 在某些特殊情况下，T3时钟周期内存或I/O接口不能完成读写工作，需通知CPU，CPU将在T3后插入一个或多个等待时钟周期——Tw状态，直到内存或I/O接口准备好。 Tw状态 T1 T2 T3 Tw T4 Tw CLK READY CPU不需取指令，不需取数据时进入空闲周期。 以时钟周期为单位 T1 T2 T3 T4 CLK T1 T2 T3 T4 几个空闲周期 空闲周期 3.1.4 8086/8088的引脚信号和功能 8086/8088CPU芯片都是40条引脚的双列直插式封装。部分引脚采用了分时复用方式，即同一条引脚在不同的时刻具有不同的用途。 CPU的外部结构 DS 1 1 CS（I/O