电子系统的鲁棒性设计保持低噪.PDFVIP

电子系统的鲁棒性设计 Simulation@Work 保持低噪 采用 ANSYS 电子工具可综合解决稳健的电子系统设计过程中的电源完整性和信号完整性问题。 作者：Cornelia Golovanov ，LSI公司高级工程师，美国艾伦镇。 LSI探讨稳健的电气和电子系统设计 /82noise 性能劣化，乃至最终的系统故障。产生 信号噪声和抖动的原因有许多种 —— 但最主要的原因是无论其设计多么精心 （电源完整性）都会出现的电源波动， 以及电子系统中各个电源和信号互联之间 的耦合（信号完整性）。 为 了 管 理 这 种 复 杂 的 情 况 ， L S I 公司使用 ANSYS 的工具为欠载的片上 系统（SoC）的行为建模 ；工程师还在 统一的环境中同时分析和解决电源完整性 和信号完整性问题。LSI 设计能够为数据 中心存储和网络、移动网络以及客户端 计工程师在开发稳健电子系统 下，1 由从 0 上升到特定电平的梯形波 计算提速的芯片和软件。该公司充分利用 设时要面临着众多难题。在这个 传输，而 0 一般由在特定时间内从该 ANSYS 的芯片封装系统解决方案开发出 低功耗设计和高速电路占主流 电平下降到 0（0 位）的信号传输。在 一种综合解决电源完整性和信号完整性 的时代，电源质量和信号质量不佳可能 实际情况中，总会与这种理想信号有所 的方法。 导致设计失败，从而造成性能劣化和器件 偏差。信号幅度与理想电压的偏差一般 在 这 个 工 作 流 程 中 ， A N S Y S 故障。在从芯片和封装到系统的整个设计 称为“噪声”，而时间上的偏差则称为 Sentinel-SSO （用于芯片级时序和噪声 中保持信号完整性以及 电源完整性，可 “抖动”。在存在抖动和噪声的情况下， 分析）与 ANSYS SIwave （用于印刷 确保交付稳健的电子产品。 上升沿和下降沿会随时间轴移动，电压 电路板级的噪声分析）相结合，有助于 在数字世界中，信息通过 由 0 和 1 电平会沿幅度轴移动，造成无法满足位 预测独立电源 I/O 单元的开关操作所 组成的序列传输。在理想电子传输条件 检测所必需的条件。这会导致数据传输 产生的噪声及其对锁相环（PLL）专用 ANSYS 仿真技术用于指导芯片封装布线的重新设计， 以消除噪声和 PLL 故障。 © 2014 ANSYS, INC.