微型计算机原理及应用第六章输入和输出第一讲.ppt

查询控制的程序流程 READY? 读取状态端口 读/写数据端口 Y N 状态端口复位 * 程序查询方式的输入接口电路 数据缓冲器 (输入端口) 状态缓冲器 （输入端口） 输 入 设 备 数据端口读选通 状态端口读选通 DB(数据、状态) 锁 存 器 输入数据 输入选通 R Q D ＋5V ① ② READY D0 ③ ④ ⑤ * 数据端口(8位) 状态端口(1位) READY READY? 输入状态信息 输入数据信息 Y N 状态信息占用数据线的D0位，查询程序如下： QUERY:IN AL，S_PORT；状态口地址 SAR AL，1 JNC QUERY IN AL，D_PORT；D_PORT是数据口地址 查询输入程序 * 查询方式的A/D采样 WAIT：IN AL，51H；读状态端口的值 TEST AL，10H；判断D4是否为1？ JZ WAIT；不是1，等待 IN AL，50H；读数据端口的值 MOV BUF，AL；将数据送到数据缓冲单元 * 程序查询输出方式 ① ④ ③ ② 输出选通 数据锁存器 （输出端口） 状态缓冲器 (输入端口) 输 出 设 备 R Q D ＋5V DB（数据、状态） BUSY(1bit) ACK 状态端口读选通 数据端口写选通 ⑤ ⑥ * 数据端口(8位) 状态端口(1位) BUSY 输入状态信息 BUSY? 输出数据信息 N Y QUERY：IN AL，S_PORT；状态口地址 SAR AL，1 JC QUERY OUT D_PORT，AL；D_PORT数据口地址 查询输出程序 * 查询方式的打印机接口 WAIT：IN 7AH，AL ；读状态端口 TEST AL，04H ；判断D2是否为0？ JNZ WAIT ；不是0，等待 MOV AL，BUF ；取数据 OUT 78H，AL ；将数据送到打印机接口 数据 端口 状态 端口 数据缓 冲器 状态 检测 打印机 译码 电路 触发信号 状态信号 D 2 数据总线 地址总线 控制总线 信号 78H 7AH 接口电路 * 多个外设的查询 CPU周期性地依次查询每个外设的状态 优先权决定了查询次序 不具有实时性 * 图6.17 用查询方式实现I/O传送的示例 (a) 外设与微机接口电路；(b) 外设工作时序 * 第6章 输入/输出技术 图6.18 几种轮询控制流程 * 中断控制方式 接口特点：避免了CPU 反复低效率的查询，适用于CPU任务繁忙、而数据传送不太频繁的系统中。缺点是硬件电路和处理过程都比较复杂;（中断控制芯片） CPU被动而外设主动的I/O操作方式，较大地提高了CPU的工作效率，并使系统具有了实时处理功能 * 中断控制方式 中断请求触发器 Q R D 数据缓冲 端口译码 端口译码 控制端口 中断屏蔽触发器 Q D +5V WR 外 设 READY DB AB DB INTR INTA 中断可被响应的条件： 中断请求触发器置位；中断屏蔽触发器清零；CPU内部开放中断；CPU未处理更高级中断；CPU现行指令执行完 * 中断工作过程 外设需要CPU服务时 外设→I/O接口→向CPU发中断请求，INTR=H(中断请求有效) CPU执行完当前指令后, (注: 若IF = 1) CPU → I/O接口 →外设发中断响应，/INTA = L CPU执行中断服务程序, CPU←→I/O接口←→外设读写数据 * DMA控制方式(存储器直接存取) 内存与外设间有大量数据交换时，采用中断方式，每传送一次数据，就必须经历中断处理的全部步骤，而且一般需要借助CPU内部的寄存器作为中介 DMA方式：不用CPU的寄存器作传数中介, 完成存储器和外设间的直接传数，CPU必须将系统总线的控制权让给DMAC * DMA方式原理方框图 DB ? ? HOLD CPU HLDA ? ? AB DMAC MEM I/O 请求 响应 * DMA的工作流程 DMAC发存储器地址 在总线上传送数据 传送结束？ 修改地址指针 DMA结束，交还总线权 CPU允许释放总线，向DMAC发出总线应答信号HLDA DMAC向CPU发总线申请HOLD Y N * 能实现上述操作的DMA控制器的硬件方框图下如图所示。 随着大规模集成电路技术的发展，DMA传送已不局限于存储器与外设间的信息交换，而可以扩展为在存储器的两个区域之间，或两种高速外设之间进行DMA传送，如右图所示。 D