第一部分：等精度测频原理 - read.docVIP

第1章 绪论 1.1 随着微电子技术和计算机技术的迅速发展，以单片机作为核心的测量控制系统层出不穷。其中，数字频率计是为电子测试、资源勘探, 采用测频或测周法的效果已经足够。但当被测信号频率变化范围较大,如100Hz～100kHz, 就必须采用等精度频率测量技术。 本文复杂可编程逻辑器件CPLD单片机AT89C5设计频率计，实现等精度精度高宽频率计的设计。缩短了开发周期，了系统的体积，保证频率计高精度和好的可靠性,本设计开发周期短结构简单成本低廉特点。1.2 等精度频率计所谓频率，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为。, 此外还经常遇到以频率为参数的测量信号, 例如流量、转速、晶体压力传感器以及经过参变量—频率转换后的信号等。频率测量的基本原理是累计每秒钟内信号脉冲的个数。总的来说,测频方法主要可分为以下种： 1、直接测频法：直接,由于闸门时间通常不是待测信号周期的整数倍,因此存在最大±1 的待测信号脉冲误差,一般只能在信号频率较高时采用； 2、间接测量法：,在待测信号的一个周期内也存在最大±1的标准信号脉冲误差,一般在信号频率较低时采用。 3、组合法：由于在低频段直接测量周期的方法精度较高，故可将直接测频法与周期测频法相组合。即在高频段采用直接测频法，低频段采用周期测频法。,难以实现宽频带、高精度测量。目前发达国家在电子产品开发中EDA工具的利用率已达50％，而大部分的ASIC和CPLD已采用HDL (Hardware Description Language——硬件描述语言)设计。传统的频率计通过普通的硬件电路组合来实现，其开发过程、调试过程繁锁，并且由于其体积大以及电子器件之间的互相干扰，影响了频率计的精度，在实际应用中局限性很大，已不适应电子设计的发展要求。,等精度频率测量技术就是一种很好的方法。其测频方法是:采用频率准确的高频信号作为标准频率信号,保证测量的闸门时间为被测信号的整数倍,并在闸门时间内同时对标准信号脉冲和被测信号脉冲进行计数,实现整个频率测量范围内的测量精度相等,当标准信号频率很高,闸门时间也足够长时,就可实现高精度的频率测量。简单来说，即为：测量一定闸门时间内标准信号与被测信号的脉冲个数，分别记为、，则被测信号频率为：。CPLD可编程逻辑器件单片机AT89C5CPLD与单片机在电子系统设计中有很强的互补性，单片机能实现灵活的逻辑控制功能，很强的数据处理能力，CPLD 拥有高、高可靠性，在电子系统设计中.3 VHDL语言Max+Plus II环境简介VHDL是作为电子设计主流硬件的描述语言。VHDL的英文全名是Very-High-Speed Integrated Circuit） Hardware Description Language,于198年美国国防部确认为标准硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。 VHDL1. 与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了成为系统设计领域最佳的硬件描述语言。2. VHDL技术完备，具有丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟. VHDL设计方法灵活，对设计的描述具有相对独立性，设计者可以不懂硬件的结构，不管最终设计实现的目标器件是，而进行独立的设计。. VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场大规模系统. VHDL支持广泛，目前大多数DEA工具几乎都在不同程度上支持VHDL。 Max+plusII是Altera公司的Altera公司 Max+plusII设计速度非常快。对于一般几千门的电路设计，使用Max+plusII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内完成特别适合初学者使用。Max+plusII开发系统的处理能力强、灵活性高，优点主要表现在以下几个方面： 1.开放的接口：Max+plusII提供了可以与其他许多工业标准的EDA工具软件协同使用的接口； 2.与结构无关：Max+plusII提供了与结构无关的PLD器件设计开发环境，具有强大的逻辑综合功能，使用户花费最少的时间完成高效的设计； 3.多平台：Max+plusII可在基于PC机的MSWindows或Windows NT环境下以及多种工作站的XWind